【技术实现步骤摘要】
本专利技术涉及半导体器件，特别是多管芯半导体器件。
技术介绍
1、分裂栅极非易失性存储器器件在本领域中是熟知的。参见例如美国专利7,868,375，其公开了四栅极存储器单元配置，并且以引用方式并入本文用于所有目的。具体地，本公开的图1示出了非易失性存储器单元，并且特别地是一对分裂栅极非易失性存储器单元10，每个非易失性存储器单元10具有形成在硅半导体衬底12中的间隔开的源极区14和漏极区16。源极区14可以被称为源极线sl(因为其通常连接到同一行或列中其他存储器单元的其他源极区)，并且漏极区16通常连接到位线。衬底12的沟道区18在源极区14/漏极区16之间延伸。浮动栅极20设置在沟道区18的第一部分上方(即，竖直地设置在该第一部分上方并且与其侧向地重叠)并且与该第一部分绝缘(并且直接控制其导电性)(并且部分地位于源极区14上方并且与其绝缘)。控制栅极22设置在浮动栅极20上方并且与其绝缘。选择栅极24(也称为字线栅极)设置在沟道区18的第二部分上方并与其绝缘(并且直接控制其导电性)。擦除栅极26设置在源极区14上方并且与其绝缘，并且与...
【技术保护点】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中：
3.根据权利要求1所述的半导体器件，其中所述第二管芯不包括任何非平面MOSFET器件。
4.根据权利要求1所述的半导体器件，其中形成在所述第二衬底上的所述平面MOSFET器件具有非易失性存储器单元，其中所述非易失性存储器单元中的相应非易失性存储器单元包括：
5.根据权利要求4所述的半导体器件，其中所述非易失性存储器单元中的所述相应非易失性存储器单元包括：
6.根据权利要求5所述的半导体器件，其中所述非易失性存储器单元中的所述...
【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中：
3.根据权利要求1所述的半导体器件，其中所述第二管芯不包括任何非平面mosfet器件。
4.根据权利要求1所述的半导体器件，其中形成在所述第二衬底上的所述平面mosfet器件具有非易失性存储器单元，其中所述非易失性存储器单元中的相应非易失性存储器单元包括：
5.根据权利要求4所述的半导体器件，其中所述非易失性存储器单元中的所述相应非易失性存储器单元包括：
6.根据权利要求5所述的半导体器件，其中所述非易失性存储器单元中的所述相应非易失性存储器单元包括：
7.根据权利要求1所述的半导体器件，其中形成在所述第二衬底上的所述平面mosfet器件包括逻辑器件，其中所述逻辑器件中的相应逻辑器件包括：
8.根据权利要求1所述的半导体器件，其中形成在所述第一衬底上的所述非平面mosfet器件包括finfet逻辑器件，其中所述finfet逻辑器件中的相应finfet逻辑器件包括：
9.根据权利要求1所述的半导体器件，其中形成在所述第一衬底上的所述非平面mosfet器件包括环绕栅极逻辑器件，其中所述环绕栅极逻辑器件中的相应环绕栅极逻辑器件包括：
10.一种半导体器件，所述半导体器件包括：
11.根据权利要求10所述的半导体器件，所述半导体器件包括：
12.根据权利要求10所述的半导体器件，其中所述导线与所述第一接触焊盘或所述第二接触焊盘中的所述一者电接触。
13.根据权利要求10所述的半导体器件，其中所述第二管芯不包括任何非平面mosfet器件。
14.根据权利要求10所述的半导体器件，其中形成在所述第二衬底上的所述平面mosfet器件包括非易失性存储器单元，其中所述非易失性存储器单元的相应非易失性存储器单元包括：
15.根据权利要求14所述的半导体器件，其中所述非易失性存储器单元中的所述相应非易失性存储器单元包括：
16.根据权利要求15所述的半导体器件，其中所述非易失性存储器单元中的所述相应非易失性存储器单元包括：
【专利技术属性】
技术研发人员：周锋，程德康，D·埃格尔斯顿，X·刘，张庭豪，戚史骏，吴柏璋，刘棹宇，S·巴托里，L·贝达里达，N·多，M·雷顿，
申请(专利权)人：硅存储技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。