闪速存储器、闪速存储器的控制方法和可读存储介质技术

本申请涉及闪速存储器及控制方法、可读存储介质，闪速存储器包括存储阵列、源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元、数据读出单元、电压调节单元以及电荷泵单元，在对存储阵列进行数据写入、读取及擦除时，电压调节单元生成正向电压信号和负向电压信号并进行输出，由于电压信号均呈阶梯状变化，使得加在存储单元中的栅氧层的电场缓慢变化，从总体上起到了保护栅极的作用的同时，降低了原有的快速变化的电场对栅极的损害，进而有助于提高了闪速存储器在进行大规模数据的写入、读取或擦除时的效率。读取或擦除时的效率。读取或擦除时的效率。

【技术实现步骤摘要】
闪速存储器、闪速存储器的控制方法和可读存储介质


[0001]本申请涉及存储器领域，具体涉及一种闪速存储器、闪速存储器的控制方法和可读存储介质。

技术介绍

[0002]目前，对于存储领域而言，闪速存储器运用日益广泛，然而，目前的闪速存储器在进行大规模数据的写入、读取或擦除时，随着时间的进展，数据的写入、读取或擦除的效率往往会逐渐下降。

技术实现思路

[0003]鉴于此，本申请提供一种闪速存储器，能够克服闪速存储器在进行大规模数据的写入、读取或擦除时的效率往往会逐渐下降的缺点。
[0004]一种闪速存储器，包括存储阵列、源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元、数据读出单元、电压调节单元以及电荷泵单元，存储阵列包括P行Q列个存储单元，各个存储单元均采用开关管，同一行中各个存储单元的栅极连接同一字线，同一列中各个存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号，其中，P和Q均为正整数；源端电压设置单元连接存储阵列的源线，用于设置存储阵列中各存储单元的源端电压；阱电压设置单元连接存储阵列中各存储单元的阱电极，用于设置各存储单元的阱电压；字线选通单元连接存储阵列的各条字线，用于选通存储阵列的字线；位线选通单元连接存储阵列的各条位线，用于选通存储阵列的位线；数据读出单元连接位线选通单元的输出端，读出位线选通单元输出的数据；源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元及数据读出单元的输入端均与电荷泵单元的输出端电性连接；电压调节单元的输出端与电荷泵单元的输入端电性连接；在对存储阵列进行数据写入、读取及擦除时，电压调节单元用于生成正向电压信号和负向电压信号并进行输出，正向电压信号和负向电压信号均呈阶梯状变化。
[0005]在一个实施例中，电压调节单元包括可变电压器、多个开关选择电路和多个电压输出电路，各个开关选择电路的输入端均与可变电压器的输出端相连，各个开关选择电路的输出端均接入到对应的电压输出电路中，可变电压器用于将输入电压调节为交流电压输出值。
[0006]在一个实施例中，电压输出电路包括单相桥式整流器和电容器，单相桥式整流器的输入端与开关选择电路的输出端相连，单相桥式整流器的输出端连接电容器，单相桥式整流器用于将可变电压器输出的交流电压输出值转换为直流电压输出值，电容器用于储存
电荷。
[0007]在一个实施例中，开关选择电路采用MOS管开关控制电路。
[0008]在一个实施例中，开关选择电路采用单刀双掷开关。
[0009]在一个实施例中，正向电压信号的变化范围为7V~11V。
[0010]在一个实施例中，负向电压信号的变化范围为
‑
5V~
‑
10V。
[0011]此外，还提供一种闪速存储器的控制方法，包括：在进行数据写入时，提供以第一预设速度上升的正向电压信号和第二预设速度上升的负向电压信号至闪速存储器，以使闪速存储器完成数据写入，正向电压信号和负向电压信号均呈阶梯状变化。
[0012]此外，还提供一种闪速存储器的控制方法，包括：在进行数据读取时，提供以第三预设速度上升的正向电压信号和第四预设速度上升的负向电压信号至闪速存储器，以使闪速存储器完成数据读取，正向电压信号和负向电压信号均呈阶梯状变化。
[0013]此外，还提供一种闪速存储器的控制方法，包括：在进行数据擦除时，提供以第五预设速度上升的正向电压信号和第六预设速度上升的负向电压信号至闪速存储器，以使闪速存储器完成数据擦除，正向电压信号和负向电压信号均呈阶梯状变化。
[0014]此外，还提供一种可读存储介质，可读存储介质存储有计算机程序，计算机程序在被处理器执行时实施上述控制方法。
[0015]上述闪速存储器，包括存储阵列、源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元、数据读出单元、电压调节单元以及电荷泵单元，存储阵列包括P行Q列个存储单元，各个存储单元均采用开关管，同一行中各个存储单元的栅极连接同一字线，同一列中各个存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号，其中，P和Q均为正整数，源端电压设置单元连接存储阵列的源线，用于设置存储阵列中各存储单元的源端电压，阱电压设置单元连接存储阵列中各存储单元的阱电极，用于设置各存储单元的阱电压，字线选通单元连接存储阵列的各条字线，用于选通存储阵列的字线，位线选通单元连接存储阵列的各条位线，用于选通存储阵列的位线，数据读出单元连接位线选通单元的输出端，读出位线选通单元输出的数据，源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元及数据读出单元的输入端均与电荷泵单元的输出端电性连接，电压调节单元的输出端与电荷泵单元的输入端电性连接，上述闪速存储器，在对存储阵列进行数据写入、读取及擦除时，电压调节单元用于生成正向电压信号和负向电压信号并进行输出，正向电压信号和负向电压信号均呈阶梯状变化，进而使得电荷泵单元输出的信号均为阶梯状变化的信号，即在对存储单元进行写入、读取和擦除时，字线选通单元和位线选通单元各自的输入电压选通接入对应的阶梯变化的电压信号，开关管的选择栅也接入对应阶梯变化的电压信号，电子通过栅氧层进入浮栅或者通过栅氧层向外运动，此时由于正向电压和负向电压的耦合效应，加之对应的接入电压呈阶梯状变化，使得加在存储单元中的栅氧层的电场缓慢变化，从总体上起到了保护栅极的作用的同时，降低了原有的快速变化的电场对栅极的损害，进而有助于提高了闪速存储器在进行大规模数据的写入、读取或擦除时的效率。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是本申请实施例提供的一种闪速存储器的电路结构示意图；图2是本申请实施例提供的一种电压调节单元的电路结构示意图；图3是本申请实施例提供的一种电压输出电路的电路结构示意图。
具体实施方式
[0018]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0019]如图1所示，提供一种闪速存储器100，包括存储阵列110、源端电压设置单元120、阱电压设置单元130、字线选通单元140、位线选通单元150、数据读出单元160、电压调节单元170以及电荷泵单元180，存储阵列110包括P行Q列个存储单元，各个存储单元均采用开关管，同一行中各个存储单元的栅极连接同一字线，同一列中各个存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号，其中，P和Q均为正整数；源端电压设置单元120连接存储阵列的源线，用于设置存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪速存储器，其特征在于，包括存储阵列、源端电压设置单元、阱电压设置单元、字线选通单元、位线选通单元、数据读出单元、电压调节单元以及电荷泵单元，所述存储阵列包括P行Q列个存储单元，各个所述存储单元均采用开关管，同一行中各个所述存储单元的栅极连接同一字线，同一列中各个所述存储单元的漏极连接同一位线，相邻两列存储单元的源极连接同一源线，各源线连接同一信号，其中，P和Q均为正整数；所述源端电压设置单元连接所述存储阵列的源线，用于设置所述存储阵列中各存储单元的源端电压；所述阱电压设置单元连接所述存储阵列中各存储单元的阱电极，用于设置各存储单元的阱电压；所述字线选通单元连接所述存储阵列的各条字线，用于选通所述存储阵列的字线；所述位线选通单元连接所述存储阵列的各条位线，用于选通所述存储阵列的位线；所述数据读出单元连接所述位线选通单元的输出端，读出所述位线选通单元输出的数据；所述源端电压设置单元、所述阱电压设置单元、所述字线选通单元、所述位线选通单元及所述数据读出单元的输入端均与所述电荷泵单元的输出端电性连接；所述电压调节单元的输出端与所述电荷泵单元的输入端电性连接；在对所述存储阵列进行数据写入、读取及擦除时，所述电压调节单元用于生成正向电压信号和负向电压信号并进行输出，所述正向电压信号和所述负向电压信号均呈阶梯状变化。2.根据权利要求1所述的闪速存储器，其特征在于，所述电压调节单元包括可变电压器、多个开关选择电路和多个电压输出电路，各个所述开关选择电路的输入端均与所述可变电压器的输出端相连，各个所述开关选择电路的输出端均接入到对应的电压输出电路中，所述可变电压器用于将输入电压调节为交流电压输出值。3.根据权利要求2所述的闪速存储器，其特征在于，所述电压...

【专利技术属性】
技术研发人员：沈安星，张有志，周盼盼，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：