【技术实现步骤摘要】
反熔丝结构及反熔丝结构的制备方法
[0001]本公开涉及半导体制造
,尤其涉及一种反熔丝结构及反熔丝结构的制备方法。
技术介绍
[0002]随着半导体技术的发展,在动态随机存取存储器(Dynamic Random Access Memory,DRAM)中使用的熔丝,从以物理性切断的金属熔丝逐渐转变为使用脉冲电压的反熔丝。
[0003]传统的芯片上反熔丝结构的制作是通过在不修改既有DRAM工艺流程下,使用外围区域在DRAM芯片上制作而成,由于工艺方法的制约,通常在半导体器件中制备反熔丝的位置较为固定,且占据了芯片中的较大面积和厚度,影响半导体器件的高度地集成化,所以亟待提供一种新的反熔丝结构。
技术实现思路
[0004]基于此,有必要针对上述
技术介绍
中的问题,提供一种反熔丝结构及反熔丝结构的制备方法,至少能够在确保反熔丝结构性能不减小的情况下,减小反熔丝结构的尺寸。
[0005]为实现上述目的及其他目的,根据本公开的各种实施例,本公开的一方面提供了一种反熔丝结构,包括位线结构及与位线结构电连接的选通结构;选通结构包括依次叠置的可变电阻结构、阈值选通结构及字线结构,可变电阻结构与位线结构相邻,可变电阻结构、阈值选通结构及字线结构的叠置方向与位线结构的厚度方向相交。
[0006]上述实施例中的反熔丝结构,可以利用可变电阻结构具备初始态为高阻态且在一定的电压驱动下由高阻态转变为低阻态的性能,实现反熔丝结构的写入与读出;由于可变电阻结构、阈值选通结构及字线结构的叠置方向与位线结构的 ...
【技术保护点】
【技术特征摘要】
1.一种反熔丝结构,其特征在于,包括位线结构及与所述位线结构电连接的选通结构;所述选通结构包括依次叠置的可变电阻结构、阈值选通结构及字线结构,所述可变电阻结构与所述位线结构相邻,所述可变电阻结构、所述阈值选通结构及所述字线结构的叠置方向与所述位线结构的厚度方向相交。2.根据权利要求1所述的反熔丝结构,其特征在于,所述选通结构至少部分位于所述位线结构的内部。3.根据权利要求2所述的反熔丝结构,其特征在于,所述位线结构内形成有第一沟槽;所述第一沟槽内形成有两个共用所述位线结构的所述选通结构。4.根据权利要求3所述的反熔丝结构,其特征在于,两个共用所述位线结构的所述选通结构以所述第一沟槽的对称轴对称,所述对称轴平行于所述位线结构的厚度方向。5.根据权利要求3所述的反熔丝结构,其特征在于,两个所述选通结构的选通时刻具有预设时间间隔。6.根据权利要求1
‑
5任一项所述的反熔丝结构,其特征在于,所述阈值选通结构的顶面高于所述可变电阻结构的顶面;所述阈值选通结构的底面高于所述可变电阻结构的底面。7.根据权利要求6所述的反熔丝结构,其特征在于,所述字线结构的顶面高于所述阈值选通结构的顶面,所述字线结构的底面不低于所述阈值选通结构的底面。8.根据权利要求1
‑
5任一项所述的反熔丝结构,其特征在于,所述可变电阻结构被配置为:初始态为高阻态;在所述字线结构提供的预设编程电压驱动下,从所述高阻态转变为低阻态;以及在所述字线结构提供的预设读取电压驱动下,若为高阻态则读出第一数值及若为低阻态则读出第二数值。9.根据权利要求8所述的反熔丝结构,其特征在于,所述预设编程电压的幅值范围为3.0V
‑
4.0V;及/或所述预设读取电压的幅值范围为0V
‑
2.0V。10.根据权利要求1
‑
5任一项所述的反熔丝结构,其特征在于,所述反熔丝结构形成于存储结构的预设区域内;所述预设区域选自存储结构的第一金属层的表面、第二金属层的表面、顶层金属层的表面和其组合。11.根据权利要求10所述的反熔丝结构,其特征在于,所述反熔丝结构形成于动态随机存取存储器的电容层平面。12.根据权利要求1
‑
5任一项所述的反熔丝结构,其特征在于,包括如下特征中的至少一种:所述可变电阻结构的材料选自氧化铪、氧化锆、氧化铊与氧化铝和其组合;所述阈值选通结构的材料选自氧化钛、氧化铪、氧化钛铪与碲锡锗相变材料和其组合;所述字线结构的材料选自钨、铜、钛、铝、铊、铪、铷、氧化铟锡、导电玻璃与氧化铟镓锌和其组合;所述位线结构的材料选自钨、铜、钛、铝、铊、铪、铷、氧化铟锡、导电玻璃与氧化铟镓锌和其组合。
13.根据权利要求1
‑
5任一项所述的反熔丝结构,其特征在于,包括如下特征中的至少一种:所述可变电阻结构的厚度范围为5
ꢀÅ‑
10
ꢀÅ
;所述阈值选通结...
【专利技术属性】
技术研发人员:黄金荣,
申请(专利权)人:长鑫存储技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。