半导体装置制造方法及图纸

本公开涉及半导体装置。层间电介质层覆盖电熔丝元件。由硅金属制成的电阻层被布置在层间电介质层上和电熔丝元件正上方。间电介质层上和电熔丝元件正上方。间电介质层上和电熔丝元件正上方。

【技术实现步骤摘要】
半导体装置
[0001]优先权要求
[0002]于2021年9月2日提交的日本专利申请No.2021
‑
143196的公开内容，包括说明书、附图和摘要通过引用全部并入本文。


[0003]本专利技术涉及半导体装置，例如，可以将其适当地用于具有电熔断器的半导体装置。

技术介绍

[0004]公开了下文列出的技术。
[0005][专利文献1]日本未审查专利申请公开No.2011
‑
124370
[0006]通过电流被熔断的电熔断器是已知的。例如，专利文献1公开了使这种电熔断器更容易被切断的技术。
[0007]在专利文献1中，电熔断器由第一布线配置。第二布线和第三布线被布置在电熔断器的被切断部分的两侧。在被切断部分和第二布线之间、以及被切断部分和第三布线之间分别提供空气隙。
[0008]在被切断部分的侧面上提供的空气隙在电熔断器的切断期间充当热屏蔽区域。这样减少了来自被切断部分的热辐射，被切断部分被有效加热，并且使电熔断器容易被切断。

技术实现思路

[0009]然而，在专利文献1中，第二布线和第三布线需要被布置在电熔断器的两侧上，在布线和侧面之间为空气隙。因此，增大了该配置的平面占据面积以便于使电熔断器熔断。因此，增大了包括电熔断器和用于切断电熔断器的切断晶体管(cutting transistor)的电路的平面占据面积。
[0010]从本说明书和附图的描述，其他目的和新颖性特征将变得显而易见。
[0011]根据基于一个实施例的半导体装置，由硅金属制成的电阻层被布置在电熔断器正上方。
[0012]根据一个实施例，可以在具有电熔丝元件的配置中实现可以容易地小型化的半导体装置。
附图说明
[0013]图1是示出根据第一实施例的处于芯片状态的半导体装置的配置的平面图。
[0014]图2是示意性示出在其中形成冗余电路的半导体芯片的配置的平面图。
[0015]图3是示出了具有电熔断器的电路配置的图示。
[0016]图4是示出根据第一实施例的半导体装置的配置的平面图。
[0017]图5是沿图4中的V
‑
V线的截面图。
[0018]图6是示出了加热电阻器时电熔丝元件的温度变化的图示。
[0019]图7是示出根据第一实施例的半导体装置的修改性示例的配置的截面图。
[0020]图8是示出根据第二实施例的半导体装置的配置的截面图。
[0021]图9是示出根据第二实施例的在其中多个电阻部分串联连接的半导体装置的配置的平面图。
[0022]图10是示出根据第二实施例的在其中多个电阻部分并联连接的半导体装置的修改性示例的配置的平面图。
[0023]图11是示出了在具有窄宽度的单个电阻部分、具有粗宽度的单个电阻部分、以及多个具有窄宽度的电阻部分中的每个电阻部分并联连接的配置中的每者中，电阻器的温度变化与电熔丝元件的温度变化之间的关系的图示。
[0024]图12是示出根据第三实施例的半导体装置的配置的截面图。
[0025]图13是示出根据第三实施例的半导体装置的配置的平面图。
[0026]图14是用于解释模拟中使用的配置的透视图。
[0027]图15是示出了电熔丝元件和电阻器的长度比与电阻器到电熔丝元件的热传递效率之间的关系的图示。
[0028]图16是示出根据第三实施例的半导体装置的第一修改性示例的配置的截面图。
[0029]图17是示出根据第三实施例的半导体装置的第二修改性示例的配置的截面图。
[0030]图18是示出根据第三实施例的半导体装置的第二修改性示例的配置的平面图。
[0031]图19是示出根据另一实施例的在半导体装置中具有电熔丝元件和电阻层的具体配置的截面图。
[0032]图20是示出根据另一实施例的在半导体装置中电熔丝元件由诸如铜的金属制成的配置的截面图。
具体实施方式
[0033]在下文中，将参考附图详细描述本公开的实施例。在说明书和附图中，相同或对应的部件由相同附图标记表示，并且其重复性描述将不会重复。在附图中，为了描述方便，该配置可以被省略或简化。此外，可以将每个实施例的至少一部分和每个修改性示例彼此任意组合。
[0034]下文描述的实施例的半导体装置不限于半导体芯片，可以是被分成半导体芯片之前的半导体晶圆，也可以是在其中利用树脂密封半导体芯片的半导体封装。而且，本说明书中的平面图表示从垂直于半导体衬底表面的方向观察的视角。
[0035]第一实施例
[0036]处于芯片状态的半导体装置的配置
[0037]首先，将参考图1描述作为根据第一实施例的半导体装置的配置的芯片状态的配置。
[0038]如图1所示，本实施例中的半导体装置SC例如是微型计算机。半导体装置SC例如处于芯片状态，并且具有半导体衬底。电气元件被布置在半导体衬底上和上方。半导体装置SC包括例如RAM(随机存取存储器)区域RA、冗余电路区域RB、电源电路区域RC、CPU(中央处理单元)区域RD和外围电路区域RE。电源电路区域RC例如具有振荡电路区域RF。半导体装置SC具有多个焊盘电极PD。多个焊盘电极PD中的每个焊盘电极PD电连接到被布置在半导体装置
SC中的电气元件。
[0039]振荡电路被布置在振荡电路区域RF中。振荡电路例如通过重复对电容元件充电和放电的振荡操作，来生成预定振荡周期的输出信号。振荡电路例如是HOCO(高速片上振荡器)电路，但可以是LOCO(低速片上振荡器)电路，并且可以包括HOCO电路和LOCO电路两者。
[0040]空闲的冗余电路部分被布置在冗余电路区域RB中。空闲的冗余电路部分与具有预定功能的特定电路部分具有相同的功能。在冗余电路区域RB中，为了替换冗余电路部分中的特定电路部分，提供待被熔断并去除的电熔断器。
[0041]冗余电路部分和电熔断器的配置和功能
[0042]接下来，将参考图2和图3来描述冗余电路部分和电熔断器的配置和功能。
[0043]如图2所示，在半导体装置SC中，布置了多个块(特定电路部分)N1、N2、
……
、Nm。多个块N1、N2、
……
Nm中的每个块具有相同的功能。多个块N1、N2、
……
、Nm中的每个块都由例如RAM区域RA(图1)中的多个存储器单元配置。
[0044]形成可切断的熔断器H1、H2、
……
、Hm以不激活(deactivate)多个块N1、N2、
……
、Nm中的每个块。布置具有相同功能的空闲冗余块RED，以便能够替换未激活的块N1、N2、
……
、Nm的任何一个。冗余块RED被布置在图1中所示的冗余电路区域RB中。
[0045]经由熔断器HS将地电源GD的电势施加到MOS(金属氧化物半导体)晶体管TR的栅电极。于是，MOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：电熔丝元件；层间电介质层，覆盖所述电熔丝元件；以及电阻层，在所述层间电介质层上，所述电阻层由硅金属形成并且被布置在所述电熔丝元件正上方。2.根据权利要求1所述的半导体装置，包括：金属层，被布置在所述电阻层正上方。3.根据权利要求1所述的半导体装置，其中所述电阻层包括由硅金属形成的多个电阻部分，并且其中所述多个电阻部分串联电连接或并联电连接。4.根据权利要求3所述的半导体装置，其中所述多个电阻部分中的每个电阻部分串联电连接，使得所述电阻层中的电流路径在平面图中曲折行进。5.根据权利要求1所述的半导体装置，包括：热传递主体，被布置在所述电熔丝元件...

【专利技术属性】
技术研发人员：铃村直仁，园田贤一郎，土屋秀昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：