具有改进的电互连结构的半导体器件制造技术

一种半导体器件包括：有源区，在衬底上沿第一方向延伸；栅电极，与有源区相交并沿垂直于第一方向的第二方向延伸；接触结构，在栅电极的一侧设置在有源区上并沿第二方向延伸；以及第一过孔，设置在接触结构上以连接到接触结构，并且第一过孔具有在第二方向上的长度大于在第一方向上的长度的形状。多个第一金属互连被设置，多个第一金属互连在第一过孔上沿第一方向延伸并连接到第一过孔。第二过孔被设置，第二过孔设置在多个第一金属互连上以连接到多个第一金属互连，并且第二过孔具有在第二方向上的长度大于在第一方向上的长度的形状。向上的长度大于在第一方向上的长度的形状。向上的长度大于在第一方向上的长度的形状。

【技术实现步骤摘要】
具有改进的电互连结构的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2021年9月27日递交的韩国专利申请No.10
‑
2021
‑
0127089的优先权，其公开内容通过引用合并于此。


[0003]本公开涉及集成电路器件，更具体地涉及其中具有多层互连的高度集成电路器件。

技术介绍

[0004]随着对半导体器件中高性能、高速度和/或多功能性的需求的增加，半导体器件的集成密度已经增加。随着半导体器件的集成密度增加，已经进行研究以设计包括了用于连接半导体器件的更有效的互连布线的布局并降低互连的电阻和电容。

技术实现思路

[0005]示例实施例提供了一种具有改进的电特性、更高的集成度和可靠性的半导体器件。
[0006]根据示例实施例，一种半导体器件包括：有源区，在衬底上沿第一方向纵向延伸；栅电极，与有源区相交并沿垂直于第一方向的第二方向纵向延伸；以及接触结构，在栅电极的一侧设置在有源区上并沿第二方向纵向延伸。还设置了第一过孔，该第一过孔设置在接触结构上以连接到接触结构，并且具有在第二方向上的长度大于在第一方向上的长度的形状。设置了多个第一金属互连，该多个第一金属互连在第一过孔上沿第一方向延伸并连接到第一过孔。设置了第二过孔，该第二过孔设置在多个第一金属互连上并电连接到多个第一金属互连，并且该第二过孔具有在第二方向上的长度大于在第一方向上的长度的形状。
[0007]根据示例实施例，一种半导体器件包括：衬底上的沟道区和第一源/漏区；栅电极，在衬底上与沟道区重叠；第一接触结构，连接到第一源/漏区；以及多个第一金属互连，设置在第一接触结构上，沿第一方向(并且平行于衬底的上表面)延伸并彼此间隔开。设置了第一过孔，该第一过孔在第一接触结构和多个第一金属互连之间与第一接触结构和多个第一金属互连接触。设置了第二过孔，该第二过孔与多个第一金属互连接触并且在多个第一金属互连上。
[0008]根据示例实施例，一种半导体器件包括器件区，该器件区包括：有源区，在衬底上沿第一方向延伸；以及栅电极，沿垂直于第一方向的第二方向延伸。设置了第一供电线和第二供电线，该第一供电线和第二供电线设置在器件区上以沿第一方向延伸，并且被配置为向器件区提供不同的电位。设置了多个互连图案，该多个互连图案并排设置在与第一供电线和第二供电线基本相同的水平上并沿第一方向延伸。设置了第一过孔，该第一过孔设置在多个互连图案下方以将多个互连图案彼此电连接，并且该第一过孔沿第二方向充分延伸，从而具有大于或等于多个互连图案之间的最小间隔距离的长度。设置了第二过孔，该第
二过孔设置在多个互连图案上以将多个互连图案彼此电连接，并且该第二过孔沿第二方向充分延伸，从而具有大于或等于多个互连图案之间的最小间隔距离的长度。
附图说明
[0009]根据结合附图给出的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点。
[0010]图1A是根据示例实施例的半导体器件的示意性透视图。
[0011]图1B是示出了根据示例实施例的互连线结构的示意性平面图。
[0012]图2A是根据示例实施例的半导体器件的示意性透视图。
[0013]图2B是示出了根据示例实施例的半导体器件的互连线结构的示意性平面图。
[0014]图3A是根据示例实施例的半导体器件的示意性透视图。
[0015]图3B是示出了根据示例实施例的半导体器件的互连线结构的示意性平面图。
[0016]图4A是根据示例实施例的半导体器件的示意性透视图。
[0017]图4B是示出了根据示例实施例的半导体器件的互连线结构的示意性平面图。
[0018]图5A是根据示例实施例的半导体器件的示意性透视图。
[0019]图5B是示出了根据示例实施例的半导体器件的互连线结构的示意性平面图。
[0020]图6A是根据示例实施例的半导体器件的示意性透视图。
[0021]图6B是示出了根据示例实施例的半导体器件的互连线结构的示意性平面图。
[0022]图7A至图7D是示出了根据示例实施例的半导体器件的互连线结构的示意性平面图。
[0023]图8A和图8B分别是根据示例实施例的由半导体器件中包括的标准单元提供的单元电路的电路图。
[0024]图9是示出了根据示例实施例的半导体器件的布局图。
[0025]图10A至图10C是根据示例实施例的半导体器件的截面图。
[0026]图11是根据示例实施例的半导体器件的截面图。
[0027]图12是根据示例实施例的半导体器件的布局图。
具体实施方式
[0028]在下文中，将参考附图来描述示例实施例。
[0029]图1A是根据示例实施例的半导体器件的示意性透视图，而图1B是示出了根据示例实施例的互连线结构的示意性平面图。参考图1A和图1B，半导体器件100A可以包括衬底101、衬底101中的器件隔离层115、衬底101上的栅电极135、在栅电极135的至少一侧设置在衬底101上的源/漏区120、源/漏区120上的接触结构150、接触结构150上的第一过孔(via)160、第一过孔160上的多个第一金属互连170、以及多个第一金属互连170上的第二过孔180。
[0030]衬底101可以包括半导体材料，例如IV族半导体、III
‑
V族化合物半导体、或II
‑
VI族化合物半导体。例如，IV族半导体可以包括硅(Si)、锗(Ge)或硅锗(SiGe)。衬底101可以以体晶片、外延层、绝缘体上硅(SOI)层、绝缘体上半导体层等形式提供。在衬底101中，有源区可以由器件隔离层115限定并且可以沿第一方向(例如，X方向)延伸。有源区可以具有从衬
底101突出的结构。
[0031]器件隔离层115可以通过例如浅沟槽隔离(STI)工艺形成。器件隔离层115可以设置为在衬底101内沿X方向延伸。器件隔离层115可以由绝缘材料形成并且可以包括例如氧化物、氮化物、或其组合。
[0032]源/漏区120可以设置在栅电极135的至少一侧的有源区上。源/漏区120可以设置为晶体管的源区或漏区。源/漏区120可以由半导体材料形成。例如，源/漏区120可以包括硅(Si)、硅锗(SiGe)、砷化硅(SiAs)、磷化硅(SiP)和碳化硅(SiC)中的至少一种。例如，源/漏区120可以包括N型掺杂硅(Si)和/或P型掺杂硅锗(SiGe)。在示例实施例中，源/漏区120可以包括多个区域，该多个区域包括具有不同浓度的元素和/或掺杂元素。
[0033]栅电极135可以设置为沿第二方向(例如，Y方向)延伸同时与有源区相交。晶体管的沟道区C1和沟道区C2可以形成在与栅电极135相交的有源区中。栅电极135可以设置为与沟道区C1和沟道区C2重叠。沟道区C1和沟道区C2可以通过器件隔离层115在Y方向上彼此分开。沟道区C1和沟道区C2可以与源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底上沿第一方向延伸的有源区；栅电极，与所述有源区相交并沿垂直于所述第一方向的第二方向延伸；接触结构，在所述栅电极的一侧设置在所述有源区上并沿所述第二方向延伸；第一过孔，设置在所述接触结构上以连接到所述接触结构，并且所述第一过孔具有在所述第二方向上的长度大于在所述第一方向上的长度的形状；多个第一金属互连，在所述第一过孔上沿所述第一方向延伸并连接到所述第一过孔；以及第二过孔，设置在所述多个第一金属互连上以连接到所述多个第一金属互连，并且所述第二过孔具有在所述第二方向上的长度大于在所述第一方向的长度的形状。2.根据权利要求1所述的半导体器件，其中，所述第一过孔和所述第二过孔中的每一个被设置为与所述多个第一金属互连相交。3.根据权利要求1所述的半导体器件，其中，所述多个第一金属互连包括彼此平行且彼此间隔开的一对第一金属互连，以及其中，所述一对第一金属互连与所述第一过孔接触。4.根据权利要求3所述的半导体器件，其中，所述一对第一金属互连包括在所述第二方向上彼此面向的部分。5.根据权利要求1所述的半导体器件，其中，所述第一过孔具有在所述第一方向上彼此相对的第一侧表面和第二侧表面，以及其中，所述多个第一金属互连包括：第一线图案，设置为与所述第一过孔的上表面的第一部分接触并在所述第一过孔的所述第一侧表面上延伸；以及第二线图案，设置为与所述第一过孔的所述上表面的第二部分接触并在所述第一过孔的所述第二侧表面上延伸。6.根据权利要求1所述的半导体器件，其中，所述多个第一金属互连具有过孔形状使得所述多个第一金属互连中的每一个的端部被设置为与所述第一过孔的侧表面相邻。7.根据权利要求1所述的半导体器件，其中，在所述第一过孔的在所述第二方向上彼此相对的端部中，至少一个端部被设置为在垂直于所述衬底的上表面的竖直方向上与所述多个第一金属互连重叠。8.根据权利要求1所述的半导体器件，其中，在平面图中，所述第一过孔、所述多个第一金属互连和所述第二过孔形成网格图案。9.根据权利要求1所述的半导体器件，还包括：第二金属互连，设置在所述第二过孔上以连接到所述第二过孔并沿所述第二方向延伸，所述第二金属互连在垂直于所述第二过孔的上表面的方向上与所述第二过孔的上表面的一部分接触。10.根据权利要求1所述的半导体器件，其中，所述接触结构连接到源/漏区，所述源/漏区在与所述栅电极相邻的相对侧设置在所述有源区上。11.根据权利要求1所述的半导体器件，其中，所述有源区包括：有源鳍，从所述衬底突出；以及多个沟道层，所述多个沟道层被堆叠在所述有源鳍上以彼此竖直地间隔开。12.一种半导体器件，包括：衬底上的沟道区和第一源/漏区；<...

【专利技术属性】
技术研发人员：朴判济，崔秀斌，朴哲弘，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：