半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，方法包括：提供第一衬底，所述第一衬底包括相对的第一面和第二面；在所述第一面形成第一外延层；在所述第一外延层顶面形成相互分立的若干鳍部结构；在所述第一外延层和鳍部结构表面形成第一器件层；提供第二衬底，所述第二衬底内具有电路；在形成第一器件层后，键合第一衬底和第二衬底，第一面朝向第二衬底，并且，所述电路与所述第一器件层电互连；在键合第一衬底和第二衬底后，去除所述第一衬底；去除第一衬底后，形成若干第一导电插塞，所述第一导电插塞与所述第一器件层电互连，且第一外延层的底面暴露出若干所述第一导电插塞表面。从而，提高了半导体结构的集成度，同时，还能够提高半导体结构的性能。体结构的性能。体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互联密度不断提高。3D片上系统(3D System on Chip，下称3D
‑
SOC)技术能够提供非常高密度的互连，从而，成为集成电路设计的重要方向之一。
[0003]在大多数的3D
‑
SOC技术方案中，需要将晶圆对晶圆(Wafer to Wafer)键合，并通过硅通孔(TSV，Through Silicon Via)技术进一步实现电路的连接。现有技术中，通常在晶圆对晶圆键合后，通过晶背减薄技术，例如对晶背进行研磨、干法刻蚀或湿法蚀刻等工艺，实现晶圆厚度的减小。然而，减薄后的晶圆厚度仍然达到微米级别。相应的，由于需要贯穿晶圆，因此，硅通孔的深度也需要达到微米级别。受限于现有技术中刻蚀工艺的极限，硅通孔的纵横比(TSV aspect ratio)通常需要在10:1以下，因此，受限于硅通孔微米级别的深度，硅通孔的在晶圆表面占用的面积较大，导致半导体结构的集成度较差。与此同时，现有技术中通常采用硅作为晶圆的材料，相比于一些应变材料，例如硅锗等，硅的载流子迁移率较小，使得MOS晶体管等半导体器件的驱动电流小，导致半导体结构的性能较差。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的集成度，同时，还能够提高半导体结构的性能。/>[0005]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：第一外延层，所述第一外延层具有相对的顶面和底面；位于第一外延层顶面且相互分立的若干鳍部结构；位于第一外延层和若干鳍部结构表面的第一器件层，所述第一器件层包括若干器件结构、若干互连结构和隔离介质结构，所述隔离介质结构包围所述鳍部结构、互连结构和器件结构；与第一器件层键合的第二衬底，所述第二衬底内具有电路，所述电路与所述第一器件层电互连；位于第一外延层和第一器件层内的若干第一导电插塞，所述第一导电插塞与所述第一器件层电互连，且第一外延层的底面暴露出若干所述第一导电插塞表面。
[0006]可选的，所述第一导电插塞的高度范围是240纳米～800纳米。
[0007]可选的，所述第一外延层的厚度范围是200纳米～500纳米。
[0008]可选的，所述第一外延层的材料包括硅锗。
[0009]可选的，所述第一外延层的材料中锗的含量是10％至30％。
[0010]可选的，所述第一外延层包括第一区和第二区，并且，若干鳍部结构包括：位于所述第一区上的若干第一鳍、位于所述第二区上的若干第二鳍，所述第一鳍和所述第二鳍的材料不同。
[0011]可选的，所述第一鳍还延伸至第一外延层内，所述第一鳍包括第一应变松弛缓冲层和位于第一应变松弛缓冲层上的第一顶层，所述第一应变松弛缓冲层是指第一鳍延伸至
第一外延层内的部分，所述第一顶层的材料包括硅，所述第一应变松弛缓冲层的材料包括硅锗。
[0012]可选的，所述第二鳍还延伸至第一外延层内，所述第二鳍包括第二应变松弛缓冲层和位于第二应变松弛缓冲层上的第二顶层，所述第二应变松弛缓冲层是指第二鳍延伸至第一外延层内的部分，所述第二顶层的材料包括硅锗，所述第二应变松弛缓冲层的材料包括硅锗，并且，第二顶层的材料中锗的含量大于第二应变松弛缓冲层的材料中锗的含量。
[0013]可选的，所述第二顶层的材料中锗的含量是40％～100％，所述第二应变松弛缓冲层的材料中锗的含量是10％至30％。
[0014]可选的，还包括：位于第一导电插塞暴露的表面的金属布线层。
[0015]可选的，所述第一器件层包括若干器件结构、若干互连结构和隔离介质结构，所述隔离介质结构包围所述鳍部结构、互连结构和器件结构。
[0016]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供第一衬底，所述第一衬底包括相对的第一面和第二面；在所述第一面形成第一外延层，所述第一外延层具有相对的顶面和底面，所述第一外延层的底面与所述第一面接触，并且，所述第一外延层的材料与第一衬底的材料不同；在所述第一外延层顶面形成相互分立的若干鳍部结构；在所述第一外延层和鳍部结构表面形成第一器件层；提供第二衬底，所述第二衬底内具有电路；在形成第一器件层后，键合第一衬底和第二衬底，第一面朝向第二衬底，并且，所述电路与所述第一器件层电互连；在键合第一衬底和第二衬底后，去除所述第一衬底；去除第一衬底后，在第一外延层和第一器件层内形成若干第一导电插塞，所述第一导电插塞与所述第一器件层电互连，且第一外延层的底面暴露出若干所述第一导电插塞表面。
[0017]可选的，所述第一外延层的厚度范围是200纳米～500纳米。
[0018]可选的，所述第一外延层的形成工艺包括外延生长工艺，所述外延生长工艺的参数包括：反应气体包括GeH4、以及SiH4或SiH2Cl2，沉积温度为600℃～900℃，并且，GeH4的气体百分比浓度为10％～35％。
[0019]可选的，去除所述第一衬底的方法包括：自第二面减薄所述第一衬底，直至所述第一衬底的厚度在第二预设厚度范围内；在减薄所述第一衬底后，自第二面刻蚀或平坦化第一衬底，直至暴露出所述第一外延层表面。
[0020]可选的，所述第二预设厚度范围是8微米～12微米。
[0021]可选的，自第二面减薄所述第一衬底的工艺中，对所述第一衬底具有第一刻蚀速率，在减薄所述第一衬底后，自第二面刻蚀或平坦化第一衬底的工艺中，对所述第一衬底具有第二刻蚀速率，且所述第二刻蚀速率小于所述第一刻蚀速率。
[0022]可选的，自第二面减薄所述第一衬底的工艺包括：干法刻蚀工艺或化学机械研磨工艺。
[0023]可选的，所述干法刻蚀工艺包括等离子体刻蚀工艺，所述等离子体刻蚀工艺所采用的气体包括Cl2、HBr、SF6和CF4中的一者或多者。
[0024]可选的，在减薄所述第一衬底后，采用干法刻蚀工艺自第二面刻蚀所述第一衬底，并且，所述干法刻蚀工艺的参数包括：采用的气体包括H2、CF4和Ar，或者采用的气体包括H2、NF3和Ar，并且，H2、CF4和Ar的气体流量比例为10:1:30～10:5:30，H2、NF3和Ar的气体流量比例为10:1:30～10:5:30，温度范围是10℃～60℃，功率范围是30W～200W，压力范围是50毫
托～300毫托。
[0025]可选的，所述第一外延层包括第一区和第二区，并且，若干鳍部结构包括：位于所述第一区上的若干第一鳍、位于所述第二区上的若干第二鳍，所述第一鳍和所述第二鳍的材料不同。
[0026]可选的，所述第一鳍和所述第二鳍还延伸至第一外延层内，所述第一鳍包括第一应变松弛缓冲层、以及位于第一应变松弛缓冲层上的第一顶层，所述第二鳍包括第二应变松弛缓冲层、以及位于第二应变松弛缓冲层上的第二顶层，所述第一应变松弛缓冲层是指本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：第一外延层，所述第一外延层具有相对的顶面和底面；位于第一外延层顶面且相互分立的若干鳍部结构；位于第一外延层和若干鳍部结构表面的第一器件层，所述第一器件层包括若干器件结构、若干互连结构和隔离介质结构，所述隔离介质结构包围所述鳍部结构、互连结构和器件结构；与第一器件层键合的第二衬底，所述第二衬底内具有电路，所述电路与所述第一器件层电互连；位于第一外延层和第一器件层内的若干第一导电插塞，所述第一导电插塞与所述第一器件层电互连，且第一外延层的底面暴露出若干所述第一导电插塞表面。2.如权利要求1所述的半导体结构，其特征在于，所述第一导电插塞的高度范围是240纳米～800纳米。3.如权利要求1所述的半导体结构，其特征在于，所述第一外延层的厚度范围是200纳米～500纳米。4.如权利要求1所述的半导体结构，其特征在于，所述第一外延层的材料包括硅锗。5.如权利要求4所述的半导体结构，其特征在于，所述第一外延层的材料中锗的含量是10％至30％。6.如权利要求1所述的半导体结构，其特征在于，所述第一外延层包括第一区和第二区，并且，若干鳍部结构包括：位于所述第一区上的若干第一鳍、位于所述第二区上的若干第二鳍，所述第一鳍和所述第二鳍的材料不同。7.如权利要求6所述的半导体结构，其特征在于，所述第一鳍还延伸至第一外延层内，所述第一鳍包括第一应变松弛缓冲层和位于第一应变松弛缓冲层上的第一顶层，所述第一应变松弛缓冲层是指第一鳍延伸至第一外延层内的部分，所述第一顶层的材料包括硅，所述第一应变松弛缓冲层的材料包括硅锗。8.如权利要求6所述的半导体结构，其特征在于，所述第二鳍还延伸至第一外延层内，所述第二鳍包括第二应变松弛缓冲层和位于第二应变松弛缓冲层上的第二顶层，所述第二应变松弛缓冲层是指第二鳍延伸至第一外延层内的部分，所述第二顶层的材料包括硅锗，所述第二应变松弛缓冲层的材料包括硅锗，并且，第二顶层的材料中锗的含量大于第二应变松弛缓冲层的材料中锗的含量。9.如权利要求8所述的半导体结构，其特征在于，所述第二顶层的材料中锗的含量是40％～100％，所述第二应变松弛缓冲层的材料中锗的含量是10％至30％。10.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一导电插塞暴露的表面的金属布线层。11.如权利要求1所述的半导体结构，其特征在于，所述第一器件层包括若干器件结构、若干互连结构和隔离介质结构，所述隔离介质结构包围所述鳍部结构、互连结构和器件结构。12.一种半导体结构的形成方法，其特征在于，包括：提供第一衬底，所述第一衬底包括相对的第一面和第二面；在所述第一面形成第一外延层，所述第一外延层具有相对的顶面和底面，所述第一外
延层的底面与所述第一面接触，并且，所述第一外延层的材料与第一衬底的材料不同；在所述第一外延层顶面形成相互分立的若干鳍部结构；在所述第一外延层和鳍部结构表面形成第一器件层；提供第二衬底，所述第二衬底内具有电路；在形成第一器件层后，键合第一衬底和第二衬底，第一面朝向第二衬底，并且，所述电路与所述第一器件层电互连；在键合第一衬底和第二衬底后，去除所述第一衬底；去除第一衬底后，在第一外延层和第一器件层内形成若干第一导电插塞，所述第一导电插塞与所述第一器件层电互连，且第一外延层的底面暴露出若干所述第一导电插塞表面。13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一外延层的厚度范围是200纳米～500纳米。14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一外延层的形成工艺包括外延生长工艺，所述外延生长工艺的参数包括：反应气体包括GeH4、以及SiH4或SiH2Cl2，沉积温度为600℃～900℃，并且，GeH4的...

【专利技术属性】
技术研发人员：陈建，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：