具有掺杂子鳍状物的全环栅集成电路结构制造技术

描述了具有掺杂子鳍状物的全环栅集成电路结构，以及制造具有掺杂子鳍状物的全环栅集成电路结构的方法。例如，集成电路结构包括具有阱掺杂剂的子鳍状物结构。水平半导体纳米线的垂直布置在子鳍状物结构上方。栅极堆叠体围绕水平半导体纳米线的垂直布置的沟道区域，栅极堆叠体覆盖在子鳍状物结构上。一对外延源极结构或漏极结构在水平半导体纳米线的垂直布置的第一和第二端处。置的第一和第二端处。置的第一和第二端处。

【技术实现步骤摘要】
具有掺杂子鳍状物的全环栅集成电路结构


[0001]本公开内容的实施例属于集成电路结构和处理领域，并且特别地，属于具有掺杂子鳍状物的全环栅集成电路结构以及制造具有掺杂子鳍状物的全环栅集成电路结构的方法。

技术介绍

[0002]在过去的几十年里，集成电路中特征的缩小已经成为不断增长的半导体工业背后的驱动力。缩小到越来越小的特征使得能够在半导体芯片的有限基板面积(real estate)上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有增加容量的产品。然而，对越来越大容量的驱动并不是没有问题。优化每个器件的性能的必要性变得日益重要。
[0003]在集成电路器件的制造中，随着器件尺寸持续按比例缩小，多栅极晶体管(例如，三栅极晶体管)已经变得更加普遍。在常规工艺中，三栅极晶体管一般地制造在体硅衬底或绝缘体上硅衬底上。在一些情况下，优选体硅衬底，因为其成本较低，并且因为其能够实现较不复杂的三栅极制造工艺。另一方面，当微电子器件尺寸缩小到小于10纳米(nm)节点时，保持迁移率提高和短沟道控制在器件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：具有浓度大于3E18原子/cm3的阱掺杂剂的子鳍状物结构；在所述子鳍状物结构上方的水平半导体纳米线的垂直布置；围绕所述水平半导体纳米线的垂直布置的沟道区域的栅极堆叠体，并且所述栅极堆叠体覆盖在所述子鳍状物结构上；以及在所述水平半导体纳米线的垂直布置的第一端和第二端处的一对外延源极结构或漏极结构。2.根据权利要求1所述的集成电路结构，其中，所述阱掺杂剂为N型掺杂剂，并且所述栅极堆叠体为P型栅极堆叠体。3.根据权利要求1所述的集成电路结构，其中，所述阱掺杂剂为P型掺杂剂，并且所述栅极堆叠体为N型栅极堆叠体。4.根据权利要求1、2或3所述的集成电路结构，其中，所述一对外延源极结构或漏极结构是一对非分立外延源极结构或漏极结构。5.根据权利要求1、2或3所述的集成电路结构，其中，所述阱掺杂剂是反向掺杂剂。6.一种集成电路结构，包括：子鳍状物结构；在所述子鳍状物结构上的非导电层，所述非导电层包括硅和碳；在所述非导电层上方的水平半导体纳米线的垂直布置；围绕所述水平半导体纳米线的垂直布置的沟道区域的栅极堆叠体，并且所述栅极堆叠体覆盖在所述非导电层上；以及在所述水平半导体纳米线的垂直布置的第一端和第二端处的一对外延源极结构或漏极结构。7.根据权利要求6所述的集成电路结构，其中，所述子鳍状物结构包括N型掺杂剂，并且所述栅极堆叠体为P型栅极堆叠体。8.根据权利要求6所述的集成电路结构，其中，所述子鳍状物结构包括P型掺杂剂，并且所述栅极堆叠体为N型栅极堆叠体。9.根据权利要求6、7或8所述的集成电路结构，其中，所述一堆对外延源极结构或漏极结构是一对非分立外延源极结构或漏极结构。10.根据权利要求6、7或8所述的集成电路结构，其中，所述栅极堆叠体包括高k栅极电介质层和金属栅极电极...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：