半导体结构及其形成方法技术

一种半导体结构及其形成方法，其方法包括：刻蚀所述初始沟道层侧壁以形成沟道层，在相邻两层牺牲层之间形成凹槽，所述凹槽暴露出的沟道层侧壁相对于所述牺牲层侧壁凹陷；在所述开口以及所述凹槽内形成介电墙；形成所述介电墙后，在所述衬底上形成层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分初始复合层侧壁和顶部表面，且暴露出部分所述牺牲层；去除所述栅开口所述暴露出的所述牺牲层，在相邻的沟道层、以及沟道层与所述介电墙之间形成栅沟槽，以所述栅沟槽和所述沟道层形成复合层；在所述栅开口和所述栅沟槽内形成栅极，所述栅极包围所述沟道层，有利于提高栅极对沟道的控制能力，进而提高器件的性能。进而提高器件的性能。进而提高器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

技术介绍

[0002]在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属
‑
氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。
[0003]环绕式栅极(gate
‑
all
‑
around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括:衬底；位于所述衬底上相互分立的两个复合层和两个所述复合层之间的开口，所述复合层包括位于所述衬底上的若干层重叠栅沟槽以及位于相邻栅沟槽之间的沟道层和所述沟道层侧壁的凹槽，所述凹槽暴露出的沟道层侧壁相对于所述栅沟槽侧壁凹陷；位于所述开口以及与所述开口相邻的所述凹槽内的介电墙；位于所述衬底上的层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分复合层侧壁和顶部表面；位于所述栅开口和所述栅沟槽内的栅极，且所述栅极包围所述沟道层。2.如权利要求1所述的半导体结构，其特征在于，所述复合层还包括底部结构，所述底部结构位于所述复合层底部。3.如权利要求1所述的半导体结构，其特征在于，所述介电墙与所述沟道层侧壁具有空隙；所述栅极还位于所述空隙中。4.如权利要求3所述的半导体结构，其特征在于，所述空隙在沿垂直于所述开口侧壁方向上的尺寸范围为1纳米至3纳米。5.如权利要求1所述的半导体结构，其特征在于，所述凹槽在沿垂直于所述开口侧壁方向上的尺寸范围为1纳米至3纳米。6.如权利要求1所述的半导体结构，其特征在于，还包括位于所述衬底上和所述开口内的隔离层，所述隔离层位于所述底部结构侧壁，且位于所述介电墙下方，且所述隔离层顶部表面与所述底部结构顶部表面齐平。7.一种半导体结构的形成方法，其特征在于，包括：形成衬底以及所述衬底上相互分立的两个初始复合层，所述两个初始复合层之间具有开口，所述初始复合层包括位于所述衬底上若干层重叠的牺牲层以及位于相邻两层牺牲层之间的初始沟道层；刻蚀所述初始沟道层侧壁以形成沟道层，在相邻两层牺牲层之间形成凹槽，所述凹槽暴露出的沟道层侧壁相对于所述牺牲层侧壁凹陷；在所述开口以及所述凹槽内形成介电墙；形成所述介电墙后，在所述衬底上形成层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分初始复合层侧壁和顶部表面，且暴露出部分所述牺牲层；去除所述栅开口所述暴露出的所述牺牲层，在相邻的沟道层、以及沟道层与所述介电墙之间形成栅沟槽，以所述栅沟槽和所述沟道层形成复合层；在所述栅开口和所述栅沟槽内形成栅极，所述栅极包围所述沟道层。8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述栅沟槽之后，形成所述栅极之前，还包括：对所述介电墙进行刻蚀处理，使所...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：