半导体结构及其形成方法技术

一种半导体结构及其形成方法，其方法包括：刻蚀所述初始沟道层侧壁以形成沟道层，在相邻两层牺牲层之间形成凹槽，所述凹槽暴露出的沟道层侧壁相对于所述牺牲层侧壁凹陷；在所述开口以及所述凹槽内形成介电墙；形成所述介电墙后，在所述衬底上形成层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分初始复合层侧壁和顶部表面，且暴露出部分所述牺牲层；去除所述栅开口所述暴露出的所述牺牲层，在相邻的沟道层、以及沟道层与所述介电墙之间形成栅沟槽，以所述栅沟槽和所述沟道层形成复合层；在所述栅开口和所述栅沟槽内形成栅极，所述栅极包围所述沟道层，有利于提高栅极对沟道的控制能力，进而提高器件的性能。进而提高器件的性能。进而提高器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

技术介绍

[0002]在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属
‑
氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。
[0003]环绕式栅极(gate
‑
all
‑
around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。
[0004]随着半导体技术更深入的发展，要求标准单元内NFET和PFET器件之间的间距更小。但是，对于鳍式场效应晶体管和环绕式栅极而言，工艺限制了N型和P器件之间的间距。为了扩大器件的可微缩性，Forksheet器件被认为是环绕式栅极的自然延伸。与环绕式栅极器件相比，Forksheet器件的沟道由叉形栅极结构控制，通过在栅极图案化之前在PMOS器件和NMOS器件之间引入“介电墙”来实现，所述介电墙将P栅沟槽与N栅沟槽物理隔离，从而允许更紧密的N到P间距，具有更佳的面积和性能的可微缩性。
[0005]然而，Forksheet器件的技术尚不完善，有待进一步的提高。

技术实现思路

[0006]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以改善半导体结构性能。
[0007]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：衬底；位于所述衬底上相互分立的两个复合层和两个所述复合层之间的开口，所述复合层包括位于所述衬底上的若干层重叠栅沟槽以及位于相邻栅沟槽之间的沟道层和所述沟道层侧壁的凹槽，所述凹槽暴露出的沟道层侧壁相对于所述栅沟槽侧壁凹陷；位于所述开口以及与所述开口相邻的所述凹槽内的介电墙；位于所述衬底上的层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分复合层侧壁和顶部表面；位于所述栅开口和所述栅沟槽内的栅极，且所述栅极包围所述沟道层。
[0008]可选的，所述复合层还包括底部结构，所述底部结构位于所述复合层底部。
[0009]可选的，所述介电墙与所述沟道层侧壁具有空隙；所述栅极还位于所述空隙中。
[0010]可选的，所述空隙在沿垂直于所述开口侧壁方向上的尺寸范围为1纳米至3纳米。
[0011]可选的，所述凹槽在沿垂直于所述开口侧壁方向上的尺寸范围为1纳米至3纳米。
[0012]可选的，还包括位于所述衬底上和所述开口内的隔离层，所述隔离层位于所述底部结构侧壁，且位于所述介电墙下方，且所述隔离层顶部表面与所述底部结构顶部表面齐平。
[0013]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：形成衬底以及所述衬底上相互分立的两个初始复合层，所述两个初始复合层之间具有开口，所述初始复合层包括位于所述衬底上若干层重叠的牺牲层以及位于相邻两层牺牲层之间的初始沟道层；刻蚀所述初始沟道层侧壁以形成沟道层，在相邻两层牺牲层之间形成凹槽，所述凹槽暴露出的沟道层侧壁相对于所述牺牲层侧壁凹陷；在所述开口以及所述凹槽内形成介电墙；形成所述介电墙后，在所述衬底上形成层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分初始复合层侧壁和顶部表面，且暴露出部分所述牺牲层；去除所述栅开口所述暴露出的所述牺牲层，在相邻的沟道层、以及沟道层与所述介电墙之间形成栅沟槽，以所述栅沟槽和所述沟道层形成复合层；在所述栅开口和所述栅沟槽内形成栅极，所述栅极包围所述沟道层。
[0014]可选的，形成所述栅沟槽之后，形成所述栅极之前，还包括：对所述介电墙进行刻蚀处理，使所述介电墙与所述沟道层侧壁之间形成空隙；所述栅极还位于所述空隙中。
[0015]可选的，对所述介电墙进行刻蚀处理的工艺包括湿法刻蚀工艺。
[0016]可选的，所述初始复合层还包括底部结构，所述底部结构位于所述初始复合层底部。
[0017]可选的，形成所述初始复合层后，形成所述介电墙前，还包括：在所述衬底上和所述开口内形成隔离层，所述隔离层位于所述底部结构侧壁，且所述隔离层顶部表面与所述底部结构顶部表面齐平。
[0018]可选的，所述介电墙的形成方法包括：在所述衬底表面形成介电材料层，所述介电材料层还位于所述初始复合层侧壁和表面，并填满所述开口以及与所述开口相邻的所述凹槽；在所述介电材料层表面形成图形化层，所述图形化层暴露出所述衬底表面和所述初始复合层顶部表面的所述介电材料层；以所述图形化层为掩膜刻蚀所述介电材料层，直到暴露出所述初始复合层顶部表面、所述衬底表面、以及所述沟道层和所述牺牲层侧壁。
[0019]可选的，所述栅开口的形成方法包括：在所述衬底上形成伪栅极，所述伪栅极位于部分所述初始复合层侧壁和表面，且位于所述介电墙顶部；在所述衬底上形成层间介质层，所述层间介质层位于所述伪栅极侧壁，且暴露出所述伪栅极顶部表面；去除所述伪栅极，在所述层间介质层内形成所述栅开口。
[0020]可选的，所述凹槽的形成工艺包括干法刻蚀工艺或湿法刻蚀工艺中的一者或两者的结合。
[0021]可选的，所述介电墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
[0022]可选的，所述衬底包括第一区和第二区，所述复合层位于第一区，所述方法还包括：在所述第二区上形成第二复合层，所述第二复合层包括位于所述第二区上的若干层重叠第二栅沟槽以及位于相邻第二栅沟槽之间的第二沟道层；所述栅开口还位于部分所述第
二复合层侧壁和顶部表面；所述栅极还位于所述第二栅沟槽内，且包围所述第二沟道层。
[0023]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0024]本专利技术技术方案提供的半导体结构的形成方法中，刻蚀所述初始沟道层以在相邻两层牺牲层之间形成凹槽，所述凹槽暴露出的沟道层侧壁相对于所述牺牲层侧壁凹陷，在所述开口以及与所述开口相邻的所述凹槽内形成介电墙后，部分介电墙包括向沟道层侧壁延伸的凸出部分，在所述沟道层表面形成均匀的栅极材料层时，所述凸出部给予栅极材料层以填充冗余空间，使栅极材料层与沟道层表面之间的相互结合状态改善，有利于提高栅极对沟道的控制能力，进而提高器件的性能。
[0025]进一步，形成所述栅沟槽后，还对所述介电墙进行湿法刻蚀处理，使所述介电墙与所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括:衬底；位于所述衬底上相互分立的两个复合层和两个所述复合层之间的开口，所述复合层包括位于所述衬底上的若干层重叠栅沟槽以及位于相邻栅沟槽之间的沟道层和所述沟道层侧壁的凹槽，所述凹槽暴露出的沟道层侧壁相对于所述栅沟槽侧壁凹陷；位于所述开口以及与所述开口相邻的所述凹槽内的介电墙；位于所述衬底上的层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分复合层侧壁和顶部表面；位于所述栅开口和所述栅沟槽内的栅极，且所述栅极包围所述沟道层。2.如权利要求1所述的半导体结构，其特征在于，所述复合层还包括底部结构，所述底部结构位于所述复合层底部。3.如权利要求1所述的半导体结构，其特征在于，所述介电墙与所述沟道层侧壁具有空隙；所述栅极还位于所述空隙中。4.如权利要求3所述的半导体结构，其特征在于，所述空隙在沿垂直于所述开口侧壁方向上的尺寸范围为1纳米至3纳米。5.如权利要求1所述的半导体结构，其特征在于，所述凹槽在沿垂直于所述开口侧壁方向上的尺寸范围为1纳米至3纳米。6.如权利要求1所述的半导体结构，其特征在于，还包括位于所述衬底上和所述开口内的隔离层，所述隔离层位于所述底部结构侧壁，且位于所述介电墙下方，且所述隔离层顶部表面与所述底部结构顶部表面齐平。7.一种半导体结构的形成方法，其特征在于，包括：形成衬底以及所述衬底上相互分立的两个初始复合层，所述两个初始复合层之间具有开口，所述初始复合层包括位于所述衬底上若干层重叠的牺牲层以及位于相邻两层牺牲层之间的初始沟道层；刻蚀所述初始沟道层侧壁以形成沟道层，在相邻两层牺牲层之间形成凹槽，所述凹槽暴露出的沟道层侧壁相对于所述牺牲层侧壁凹陷；在所述开口以及所述凹槽内形成介电墙；形成所述介电墙后，在所述衬底上形成层间介质层和所述层间介质层内的栅开口，所述栅开口位于部分初始复合层侧壁和顶部表面，且暴露出部分所述牺牲层；去除所述栅开口所述暴露出的所述牺牲层，在相邻的沟道层、以及沟道层与所述介电墙之间形成栅沟槽，以所述栅沟槽和所述沟道层形成复合层；在所述栅开口和所述栅沟槽内形成栅极，所述栅极包围所述沟道层。8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述栅沟槽之后，形成所述栅极之前，还包括：对所述介电墙进行刻蚀处理，使所...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：