存储器装置和存储器装置的操作方法制造方法及图纸

本申请涉及存储器装置和存储器装置的操作方法。一种存储器装置可以包括：控制电路，其适用于执行包括编程操作和验证操作的编程循环，编程操作包括对被选字线的编程电压施加操作和对多条位线的位线设置操作，并且验证操作根据预定顺序将(N

【技术实现步骤摘要】
存储器装置和存储器装置的操作方法


[0001]本公开的各种实施方式总体上涉及电子装置，并且更具体地，涉及存储器装置和存储器装置的操作方法。

技术介绍

[0002]存储器系统是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实施的储存装置。存储器系统被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置是存储在其中的数据在其电力供应中断时丢失的存储器装置。易失性存储器装置的代表性示例包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使在其电力供应中断时也保持存储在其中的数据的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。闪存主要分为NOR型存储器和NAND型存储器。

技术实现思路

[0003]根据实施方式，存储器装置可以包括：多个存储器单元，其联接在多条字线和多条位线之间；控制电路，其适用于执行包括编程操作和验证操作的编程循环，编程操作包括对多条字线当中的被选字线的编程电压施加操作和对多条位线的位线设置操作，验证操作根据预定顺序将(N
‑
1)个第一验证电压施加到被选字线以针对被选字线中包括的多个存储器单元中的每一个检查N种类型的第一编程状态；以及控制逻辑，其适用于对控制电路进行控制以重复执行编程循环，直到完成针对被选字线的编程，并且对控制电路进行控制以根据执行第一编程循环中包括的验证操作的结果在第二编程循环中包括的位线设置操作中将N种类型的列电压中的任何一种施加到多条位线中的每一条，其中，“N”是等于或大于4的自然数。
[0004]根据实施方式，一种存储器装置的操作方法可以包括：执行包括编程操作和验证操作的编程循环，编程操作包括对多条字线当中的被选字线的编程电压施加操作和对多条位线的位线设置操作，验证操作根据预定顺序将(N
‑
1)个第一验证电压施加到被选字线以针对被选字线中包括的多个存储器单元中的每一个检查N种类型的第一编程状态；以及重复地执行编程循环，直到完成针对被选字线的编程，并且根据执行第一编程循环中包括的验证操作的结果在第二编程循环中包括的位线设置操作中将N种类型的列电压中的任何一种施加到多条位线中的每一条，其中，“N”是等于或大于4的自然数。
[0005]根据实施方式，一种存储器装置的编程操作方法，该存储器装置执行多个编程循环直到完成针对多条字线当中的被选字线的编程，其中，每个编程循环可以包括：根据输入到页缓冲器的N种类型的M位设置码的值生成N种类型的列电压中的任何一种，并且在位线设置操作中将生成的列电压施加到多条位线中的每一条；在编程电压施加操作中针对被选字线施加编程电压；在验证操作中根据预定顺序将(N
‑
1)个第一验证电压施加到被选字线
以针对被选字线中包括的多个存储器单元中的每一个检查N种类型的第一编程状态；以及基于根据预定顺序向被选字线施加(N
‑
1)个第一验证电压的结果，确定在随后的编程循环的位线设置操作中要输入到页缓冲器的N种类型的M位设置码的值，其中，“N”是等于或大于4的自然数，并且“M”是等于或大于2的自然数。
附图说明
[0006]图1是例示根据实施方式的存储器系统的图。
[0007]图2是例示图1所示的存储器装置的详细图。
[0008]图3是例示图2所示的存储块的详细图。
[0009]图4是例示根据实施方式的图2所示的存储器装置的详细图。
[0010]图5是例示根据实施方式的三重验证PGM(TPGM)操作的图。
[0011]图6是例示根据实施方式的TPGM操作中的状态模式的图。
[0012]图7是例示根据实施方式的包括TPGM操作的增量步进脉冲编程操作的图。
[0013]图8是例示根据另一实施方式的TPGM操作的图。
[0014]图9是例示根据第一实施方式的页缓冲器电路的配置的图。
[0015]图10是例示根据第一实施方式的图9所示的页缓冲器电路的操作的图。
[0016]图11是例示根据第二实施方式的页缓冲器电路的配置的图。
[0017]图12是例示根据第二实施方式的图11所示的页缓冲器电路的操作的图。
[0018]图13是例示根据第三实施方式的页缓冲器电路的配置的图。
[0019]图14是例示根据第三实施方式的图13所示的页缓冲器电路的操作的图。
[0020]图15是例示根据第四实施方式的页缓冲器电路的配置的图。
[0021]图16是例示根据第四实施方式的图15所示的页缓冲器电路的操作的图。
具体实施方式
[0022]下面参照附图描述本公开的各种实施方式。然而，本公开的元件和特征可以被不同地配置或布置以形成其它实施方式，这些其它实施方式可以是所公开的实施方式中的任何一个的变型。
[0023]在本公开中，对包括于“一个实施方式”、“示例实施方式”、“实施方式”、“另一实施方式”、“一些实施方式”、“各种实施方式”、“其它实施方式”、“另选的实施方式”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括于本公开的一个或更多个实施方式中，但是可以或可能不一定组合在同一实施方式中。
[0024]在本公开中，术语“包括”、“包括于”、“包含”和“包含于”是开放式的。如在所附权利要求中使用的，这些术语指定了所提及的元素的存在并且不排除一个或更多个其它元素的存在或添加。权利要求中的术语不排除设备包括附加组件(例如，接口单元、电路等)。
[0025]在本公开中，各种单元、电路或其它组件可以被描述或要求保护为“被配置为”执行任务或多个任务。在这种上下文中，“被配置为”用于通过指示块/单元/电路/组件包括在操作期间执行一个或更多个任务的结构(例如，电路)来暗示结构。这样，即使当指定的块/单元/电路/组件当前未操作(例如，未打开或未被激活)时，块/单元/电路/组件也可以被称为被配置为执行任务。与“被配置为”语言一起使用的块/单元/电路/组件包括硬件，例如，
电路、存储可执行以实现操作的程序指令的存储器等。附加地，“被配置为”可以包括通用结构(例如，通用电路)，其由软件和/或固件(例如，FPGA或执行软件的通用处理器)操纵，从而以能够执行所讨论的任务的方式操作。“被配置为”还可以包括将制造工艺(例如，半导体制造设施)适配为制造实现或执行一个或更多个任务的装置(例如，集成电路)。
[0026]如本公开中使用的，术语“电路”或“逻辑”是指以下中的全部：(a)纯硬件电路实现(诸如，仅在模拟和/或数字电路中的实现)，和(b)电路和软件(和/或固件)的组合，诸如(如果适用)：(i)处理器的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，所述存储器装置包括：多个存储器单元，所述多个存储器单元联接在多条字线和多条位线之间；控制电路，所述控制电路适用于执行包括编程操作和验证操作的编程循环，所述编程操作包括对所述多条字线当中的被选字线的编程电压施加操作和对所述多条位线的位线设置操作，并且所述验证操作根据预定顺序将(N
‑
1)个第一验证电压施加到所述被选字线以针对所述被选字线中包括的所述多个存储器单元中的每一个检查N种类型的第一编程状态；以及控制逻辑，所述控制逻辑适用于控制所述控制电路以重复地执行所述编程循环，直到完成针对所述被选字线的编程，并且控制所述控制电路以根据执行第一编程循环中包括的所述验证操作的结果在第二编程循环中包括的所述位线设置操作中将N种类型的列电压中的任何一种施加到所述多条位线中的每一条，其中，“N”是等于或大于4的自然数。2.根据权利要求1所述的存储器装置，其中，所述控制电路在所述验证操作中根据所述预定顺序将(N
‑
1)个第二验证电压施加到所述被选字线以针对所述被选字线中包括的所述多个存储器单元中的每一个检查N种类型的第二编程状态，并且所述第二验证电压的最大电平高于所述第一验证电压的最大电平。3.根据权利要求2所述的存储器装置，所述存储器装置还包括多个页缓冲器，所述多个页缓冲器分别通过所述多条位线联接到所述多个存储器单元并且各自包括M个锁存器，其中，所述控制逻辑控制所述控制电路以在所述位线设置操作中将N种类型的M位设置码输入到所述多个页缓冲器中的每一个中包括的所述M个锁存器并且生成所述N种类型的列电压，并且其中，“M”是等于或大于2的自然数。4.根据权利要求3所述的存储器装置，其中，所述控制逻辑控制所述控制电路以根据执行所述第一编程循环中包括的所述验证操作的结果来确定对应于所述多条位线的多个M位设置码的值，并且在所述第二编程循环中包括的所述位线设置操作中向所述多条位线中的每一条施加通过将所述多个M位设置码中的每一个输入到所述多个页缓冲器中的每一个中包括的所述M个锁存器而生成的所述N种类型的列电压。5.根据权利要求4所述的存储器装置，其中，所述多个页缓冲器中的每一个包括：第一n沟道金属氧化物半导体NMOS晶体管，该第一NMOS晶体管适用于响应于施加到所述第一NMOS晶体管的栅极的电源电压而将感测节点联接到第一节点；第一p沟道金属氧化物半导体PMOS晶体管，该第一PMOS晶体管适用于响应于施加到所述第一PMOS晶体管的栅极的接地电压而将所述感测节点联接到第二节点；(N/2)
‑
1个第二NMOS晶体管，所述(N/2)
‑
1个第二NMOS晶体管适用于分别响应于(N/2)
‑
1种类型的第一参考电压而将所述感测节点联接到(N/2)
‑
1个第三节点；(N/2)
‑
1个第二PMOS晶体管，所述(N/2)
‑
1个第二PMOS晶体管适用于分别响应于(N/2)
‑
1种类型的第二参考电压而将所述感测节点联接到(N/2)
‑
1个第四节点；第三NMOS晶体管，所述第三NMOS晶体管适用于响应于电压施加信号而将所述感测节点联接到位线；以及联接控制单元，所述联接控制单元适用于根据输入到所述M个锁存器的M位设置码的类
型而将所述第一节点至所述第四节点中的任何一个联接到电源电压端子或接地电压端子。6.根据权利要求5所述的存储器装置，其中，在所述位线设置操作期间，所述控制逻辑控制所述控制电路以生成具有比电源电压电平高的预定电平的所述电压施加信号并且将所述电压施加信号输入到所述多个页缓冲器中的每一个中包括的所述第三NMOS晶体管，并且控制所述控制电路以将所述多个M位设置码中的每一个输入到所述多个页缓冲器中的每一个中包括的所述M个锁存器中并且通过所述联接控制单元将所述第一节点至所述第四节点中的至少一个联接到所述电源电压端子或所述接地电压端子。7.根据权利要求6所述的存储器装置，其中，所述联接控制单元响应于所述N种类型的M位设置码当中的第一设置码被输入到所述多个页缓冲器中的每一个中包括的所述M个锁存器而将所述接地电压端子联接到所述第一节点，并且控制具有接地电压电平的第一列电压通过所述第一NMOS晶体管加载到所述感测节点上，所述联接控制单元响应于所述N种类型的M位设置码当中的第二设置码被输入到所述多个页缓冲器中的每一个中包括的所述M个锁存器而将所述电源电压端子联接到所述第二节点，并且控制...

【专利技术属性】
技术研发人员：文映朝，黄盛炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：