存储器子系统中的使用提前高速缓存寄存器释放的快速编程技术方案

本申请案涉及存储器子系统中的使用提前高速缓存寄存器释放的快速编程。存储器装置中的控制逻辑启动快速编程操作来将一组存储器单元编程到一组编程电平中的目标编程电平。与所述快速编程操作相关联的一组数据存储于高速缓存寄存器中。在所述快速编程操作的执行期间的第一时间，执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果。比较所述预测结果与阈值电平以确定是否满足一条件。响应于满足所述条件而致使从所述高速缓存寄存器释放所述一组数据。存器释放所述一组数据。存器释放所述一组数据。

【技术实现步骤摘要】
存储器子系统中的使用提前高速缓存寄存器释放的快速编程


[0001]本公开的实施例大体上涉及存储器子系统，且更明确来说，涉及存储器子系统中的使用提前高速缓存寄存器释放的快速编程。

技术介绍

[0002]存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统将数据存储在存储器装置处及从所述存储器装置检索数据。

技术实现思路

[0003]根据本公开的方面，提供一种存储器装置。所述存储器装置包括：存储器阵列，其包括经配置为多电平单元(MLC)存储器的一组存储器单元；及控制逻辑，其与所述存储器阵列可操作地耦合，所述控制逻辑用以执行包括以下的操作：启动快速编程操作来将所述一组存储器单元编程到一组编程电平中的目标编程电平；将与所述快速编程操作相关联的一组数据存储于高速缓存寄存器中；在所述快速编程操作的执行期间的第一时间，执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果；比较所述预测结果与阈值电平以确定是否满足一条件；以及响应于满足所述条件而致使从所述高速缓存寄存器释放与所述快速编程操作相关联的所述一组数据。
[0004]根据本公开的另一方面，提供一种方法。所述方法包括：启动第一快速编程操作来将存储器装置的存储器阵列的一组存储器单元编程到一组编程电平中的目标编程电平；将与所述第一快速编程操作相关联的第一组数据存储于高速缓存寄存器中；在所述第一快速编程操作的执行期间的一或多个检查点，由处理装置执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果；比较所述预测结果与阈值电平以确定是否满足一条件；响应于满足所述条件而致使从所述高速缓存寄存器释放与所述第一快速编程操作相关联的所述第一组数据；以及将与将施加到所述存储器阵列的第二快速编程操作相关联的第二组数据加载到所述高速缓存寄存器中。
[0005]根据本公开的又一方面，提供一种存储器装置。所述存储器装置包括：存储器阵列，其包括一组存储器单元；及控制逻辑，其与所述存储器阵列可操作地耦合，所述控制逻辑用以执行包括以下的操作：启动第一快速编程操作来将所述一组存储器单元编程到一组编程电平中的目标编程电平；将与所述第一快速编程操作相关联的第一组数据存储于高速缓存寄存器中；在所述第一快速编程操作的执行期间的一或多个检查点，执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果；比较所述预测结果与阈值电平以确定是否满足一条件；响应于满足所述条件而致使从所述高速缓存寄存器释放与所述第一快速编程操作相关联的所述第一组数据；以及将与将施加到所述存储器阵列的第二快速编程操作相关联的第二组数据加载到所述高速缓存寄存器中。
附图说明
[0006]从下文给出的详细描述及从本公开的各种实施例的附图将更加完全地理解本公开。
[0007]图1A说明根据一些实施例的包含存储器子系统的实例计算系统。
[0008]图1B是根据本公开的一或多个实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
[0009]图2A到2C是根据本公开的一或多个实施例的如可用于参考图1B描述的类型的存储器中的存储器单元阵列的部分的示意图。
[0010]图3是根据本公开的一或多个实施例的如可用于参考图1B描述的类型的存储器中的存储器单元阵列的部分的框示意图。
[0011]图4说明根据本公开的一或多个实施例的第一实例时间线与第二实例时间线的比较，所述第一实例时间线对应于表示与用于对存储器装置的一组存储器单元进行编程的典型编程操作的执行相关联的高速缓存寄存器的状态的就绪/忙碌信号，且所述第二实例时间线对应于表示与快速编程操作的执行相关联的高速缓存寄存器的状态的就绪/忙碌信号。
[0012]图5说明根据本公开的一或多个实施例的与提前高速缓存寄存器释放操作相关联的实例快速编程操作及多个时间线。
[0013]图6是根据本公开的一或多个实施例的使用提前高速缓存寄存器释放的实例快速编程操作的流程图。
[0014]图7是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
[0015]本公开的方面涉及使用提前高速缓存寄存器释放操作以减少的编程时间对存储器子系统中的存储器装置的存储器阵列的存储器单元进行快速编程。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1A描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个组件的存储器子系统。主机系统可提供将存储在存储器子系统处的数据且可请求将从存储器子系统检索的数据。
[0016]存储器子系统可包含高密度非易失性存储器装置，其中希望在没有电力供应到存储器装置时保留数据。非易失性存储器装置的一个实例是“与非”(NAND)存储器装置。下文结合图1A描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如NAND装置)，每一平面由一组物理块组成。每一块由一组页面组成。每一页面由一组存储器单元(“单元”)组成。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与被存储的位的数目相关的各种逻辑状态。所述逻辑状态可由例如“0”及“1”的二进制值或此类值的组合的表示。
[0017]存储器单元在硅晶片上被蚀刻成列(下文也称为“位线”)及行(下文也称为“字线”)的阵列。字线可指代与一或多个位线一起使用以产生存储器单元中的每一者的地址的存储器装置的存储器单元的一或多个行。位线与字线的相交点构成存储器单元的地址。
[0018]块在下文指代用于存储数据的存储器装置的单位且可包含一群组存储器单元、字线群组、字线或个别存储器单元。每一块可包含数个子块，其中每一子块由从共享位线延伸的相关联支柱(例如垂直导电迹线)界定。存储器页面(在本文中也称为“页面”)存储对应于从主机系统接收的数据的一或多个二进制数据位。为了实现高密度，非易失性存储器装置中的存储器单元串可经构造以包含至少部分包围多晶硅通道材料(即通道区)的支柱的数个存储器单元。存储器单元可耦合到通常与存储器单元共同制造的存取线(即字线)，以便在存储器块(例如，存储器阵列)中形成串阵列。例如3D快闪NAND存储器的某些非易失性存储器装置的紧凑性质意味着字线是存储器块内的许多存储器单元所共有的。一些存储器装置使用在每一存储器单元中存储三个数据位的某些类型的存储器单元，例如三电平单元(TLC)存储器单元，这使得将更多应用程序从旧有硬盘驱动器移动到更新的存储器子系统(例如NAND固态驱动器(SSD))变得可负担得起。
[0019]存储器存取操作(例如编程操作、擦除操作等)可通过将字线偏置电压施加到所选择的页面的存储器单元所连接到的字线来关于存储器单元执行。举例来说，在编程操作期间，一或多个所选择的存储器单元可通过将编程电压施加到所选择的字线来进行编程。在一种方法中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：存储器阵列，其包括经配置为多电平单元MLC存储器的一组存储器单元；及控制逻辑，其与所述存储器阵列可操作地耦合，所述控制逻辑用以执行包括以下的操作：启动快速编程操作来将所述一组存储器单元编程到一组编程电平中的目标编程电平；将与所述快速编程操作相关联的一组数据存储于高速缓存寄存器中；在所述快速编程操作的执行期间的第一时间，执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果；比较所述预测结果与阈值电平以确定是否满足一条件；以及响应于满足所述条件而致使从所述高速缓存寄存器释放与所述快速编程操作相关联的所述一组数据。2.根据权利要求1所述的存储器装置，其中所述预测结果表示与经确立编程状态相关联的所述一组存储器单元的经预测数量。3.根据权利要求2所述的存储器装置，其中如果所述预测结果的所述经预测数量大于或等于所述阈值电平，那么满足所述条件。4.根据权利要求1所述的存储器装置，所述操作进一步包括响应于满足所述条件而将与所述高速缓存寄存器相关联的信号从忙碌状态更新到就绪状态。5.根据权利要求1所述的存储器装置，所述操作进一步包括鉴于所述就绪状态，将与施加到所述存储器阵列的下一快速编程操作相关联的下一组数据加载到所述高速缓存寄存器中。6.根据权利要求1所述的存储器装置，其中所述一组数据在所述快速编程操作完成之前的某一时间从所述高速缓存寄存器释放。7.根据权利要求1所述的存储器装置，其中所述一组数据在与施加到所述存储器阵列的所述快速编程操作相关联的一或多个编程脉冲及电压释放阶段之前的某一时间从所述高速缓存寄存器释放。8.根据权利要求1所述的存储器装置，其中所述一组数据在与所述快速编程操作相关联的一或多个编程循环、最终编程脉冲及电压释放阶段之前的某一时间从所述高速缓存寄存器释放。9.根据权利要求8所述的存储器装置，所述操作进一步包括在所述快速编程操作完成之前基于存储于所述高速缓存寄存器中的所述下一组数据启动所述下一快速编程操作的执行。10.一种方法，其包括：启动第一快速编程操作来将存储器装置的存储器阵列的一组存储器单元编程到一组编程电平中的目标编程电平；将与所述第一快速编程操作相关联的第一组数据存储于高速缓存寄存器中；在所述第一快速编程操作的执行期间的一或多个检查点，由处理装置执行预测操作以确定对应于所述一组存储器单元的编程状态的预测结果；比较所述预测结果与阈值电平以确定是否满足一条件；响应于满足所述条件而致使从所述高速缓存寄存器释放与所述第一快速编程操作相...

【专利技术属性】
技术研发人员：W，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：