反熔丝型一次编程存储单元及其相关的存储单元阵列结构制造技术

本发明专利技术公开一种反熔丝型一次编程存储单元及其相关的存储单元阵列结构，其中反熔丝型一次编程存储单元包括：一第一选择元件、一第一跟随元件与一第一反熔丝晶体管。该第一选择元件的一第一端连接至一第一位线。该第一选择元件的一第二端连接至一第一节点。该第一选择元件的一选择端连接至一第一字线。该第一跟随元件的一第一端连接至该第一节点。该第一跟随元件的一第二端连接至一第二节点。该第一跟随元件的一第一控制端连接至一第一跟随控制线。该第一反熔丝晶体管的一第一漏/源端连接至该第二节点。该第一反熔丝晶体管的一栅极端连接至一第一反熔丝控制线。该第一反熔丝晶体管的一第二漏/源端为浮接。一第二漏/源端为浮接。一第二漏/源端为浮接。

【技术实现步骤摘要】
反熔丝型一次编程存储单元及其相关的存储单元阵列结构


[0001]本专利技术涉及一种非易失性存储器(Non
‑
volatile memory)，且特别涉及一种反熔丝型一次编程存储单元(antifuse
‑
type one time programming memory cell)及其相关的存储单元阵列结构(cell array structure)。

技术介绍

[0002]众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。一般来说，当非易失性存储器制造完成并出厂后，使用者即可以编程(program)非易失性存储器，进而将数据记录在非易失性存储器中。
[0003]而根据编程的次数，非易失性存储器可进一步区分为：多次编程的存储器(multi
‑
time programming memory，简称MTP存储器)、一次编程的存储器(one time programming memory，简称OTP存储器)或者光掩模式只读存储器(Mask ROM存储器)。
[0004]基本上，使用者可以对MTP存储器进行多次的编程，用以多次修改存储数据。而使用者仅可以编程一次OTP存储器，一旦OTP存储器编程完成之后，其存储数据将无法修改。而Mask ROM存储器于出厂之后，所有的存储数据已经记录在其中，使用者仅能够读取Mask ROM存储器中的存储数据，而无法进行编程。
[0005]再者，OTP存储器根据其特性可区分为熔丝型(fuse
‑
type)OTP存储器与反熔丝型(antifuse
‑
type)OTP存储器。熔丝型OTP存储器的存储单元(memory cell)尚未进行编程(program)时，其为低电阻值的存储状态；而进行编程之后的存储单元，其具备高电阻值的存储状态。
[0006]相反地，反熔丝型OTP存储器的存储单元尚未进行编程(program)时，其具备高电阻值的存储状态；而进行编程之后的存储单元，其具备低电阻值的存储状态。
[0007]请参照图1A，其所绘示为现有反熔丝OTP存储单元。反熔丝OTP存储单元100包括一选择晶体管(select transistor)M
S
与一反熔丝晶体管(antifuse transistor)M
AF
。选择晶体管M
S
的第一漏/源端(drain/source terminal)连接至位线BL，选择晶体管M
S
的栅极端连接至字线WL，选择晶体管M
S
的第二漏/源端连接至反熔丝晶体管M
AF
的第一漏/源端，反熔丝晶体管M
AF
的栅极端连接至反熔丝控制线(antifuse control line)AF，反熔丝晶体管M
AF
的第二漏/源端为浮接(floating)。
[0008]由于反熔丝晶体管M
AF
的第二漏/源端为浮接，所以反熔丝晶体管M
AF
可视为一电容器(capacitor)。也就是说，反熔丝OTP存储单元100为一晶体管与一电容器存储单元(1T1C cell)。
[0009]请参照图1B与图1C，其所绘示为现有反熔丝OTP存储单元进行编程动作(program action)与编程抑制动作(program inhibit action)的偏压示意图。
[0010]如图1B所示，在编程动作时，位线BL接收接地电压(0V)，反熔丝控制线AF接收编程电压(program voltage)V
PP
，字线WL接收开启电压(turn on voltage)V
ON
。举例来说，编程电压V
PP
为5V，开启电压V
ON
为2.5V。
[0011]在编程动作时，选择晶体管M
S
开启(turn on)，位线BL的接地电压(0V)传递至反熔丝晶体管M
AF
的第一漏/源端，使得反熔丝晶体管M
AF
的栅极端与第一漏/源端之间承受的电压应力(voltage stress)为编程电压V
PP
，造成反熔丝晶体管M
AF
的栅极氧化层(gate oxide layer)破裂(rupture)，反熔丝晶体管M
AF
的栅极端与第一漏/源端之间呈现低电阻值。亦即，反熔丝OTP存储单元100为低电阻值的存储状态。
[0012]如图1C所示，在编程抑制动作时，位线BL接收接地电压(0V)，反熔丝控制线AF接收编程电压(program voltage)V
PP
，字线WL接收关闭电压(turn off voltage)V
OFF
。举例来说，关闭电压V
OFF
为0V。
[0013]在编程抑制动作时，选择晶体管M
S
关闭(turn off)，位线BL的接地电压(0V)无法传递至反熔丝晶体管M
AF
的第一漏/源端，使得反熔丝晶体管M
AF
的栅极端与第一漏/源端之间承受的电压应力很小，反熔丝晶体管M
AF
的栅极氧化层(gate oxide layer)未破裂(rupture)，反熔丝晶体管M
AF
的栅极端与第一漏/源端之间仍维持在高电阻值。亦即，反熔丝OTP存储单元100为高电阻值的存储状态。
[0014]另外，如图1C所示，在编程抑制动作时，选择晶体管M
S
关闭。此时，选择晶体管M
S
会产生漏电流(leakage current)。例如，冲击电流(punch current)I
Punch
以及栅极诱导漏极漏电流(gate induced drain leakage current，简称GIDL)I
GIDL
。
[0015]如图1C所示，当选择晶体管M
S
关闭时，选择晶体管M
S
第二漏/源端的电压约为(V
PP
‑
V
tAF
)。其中，V
tAF
为反熔丝晶体管M
AF
的临限电压(threshold voltage)，约为1V，所以选择晶体管M
S
第二漏/源端的电压约为4V(5V
‑
1V)。
[0016]再者，选择晶体管M
S
关闭时，第一漏/源端与第二漏/源端的之间的电压差(voltage difference)，会造成冲击电流I
Punch
的产生，而电压差越大冲击电流I
Punch
也越大。以图1C为例，选择晶体管M
S
第一漏/源端与第二漏/源端的之间的电压差约为4V，会产生较大的冲击电流I...

【技术保护点】

【技术特征摘要】
1.一种存储单元阵列结构，该存储单元阵列结构包括第一反熔丝型一次编程存储单元，且该第一反熔丝型一次编程存储单元包括：第一选择元件，该第一选择元件的第一端连接至第一位线，该第一选择元件的第二端连接至第一节点，且该第一选择元件的选择端连接至第一字线；第一跟随元件，该第一跟随元件的第一端连接至该第一节点，该第一跟随元件的第二端连接至第二节点，且该第一跟随元件的第一控制端连接至第一跟随控制线；以及第一反熔丝晶体管，该第一反熔丝晶体管的第一漏/源端连接至该第二节点，该第一反熔丝晶体管的栅极端连接至第一反熔丝控制线，该第一反熔丝晶体管的第二漏/源端为浮接；其中，该第一选择元件，包括第一选择晶体管与第二选择晶体管，该第一选择晶体管的第一漏/源端连接至该第一位线，该第一选择晶体管的栅极端连接至该第一字线，该第一选择晶体管的第二漏/源端连接至该第二选择晶体管的第一漏/源端，该第二选择晶体管的栅极端连接至该第一字线，该第二选择晶体管的第二漏/源端连接至该第一节点。2.如权利要求1所述的存储单元阵列结构，还包括第二反熔丝型一次编程存储单元，且该第二反熔丝型一次编程存储单元：第二选择元件，该第二选择元件的第一端连接至第二位线，该第二选择元件的第二端连接至第三节点，且该第二选择元件的选择端连接至该第一字线；第二跟随元件，该第二跟随元件的第一端连接至该第三节点，该第二跟随元件的第二端连接至第四节点，且该第二跟随元件的第一控制端连接至该第一跟随控制线；以及第二反熔丝晶体管，该第二反熔丝晶体管的第一漏/源端连接至该第四节点，该第二反熔丝晶体管的栅极端连接至该第一反熔丝控制线，该第二反熔丝晶体管的第二漏/源端为浮接。3.如权利要求2所述的存储单元阵列结构，还包括第三反熔丝型一次编程存储单元，且该第三反熔丝型一次编程存储单元：第三选择元件，该第三选择元件的第一端连接至该第一位线，该第三选择元件的第二端连接至第五节点，且该第三选择元件的选择端连接至第二字线；第三跟随元件，该第三跟随元件的第一端连接至该第五节点，该第三跟随元件的第二端连接至第六节点，且该第三跟随元件的第一控制端连接至第二跟随控制线；以及第三反熔丝晶体管，该第三反熔丝晶体管的第一漏/源端连接至该第六节点，该第三反熔丝晶体管的栅极端连接至第二反熔丝控制线，该第三反熔丝晶体管的第二漏/源端为浮接。4.如权利要求1所述的存储单元阵列结构，其中该第一跟随元件包括第一跟随晶体管，该第一跟随晶体管的第一漏/源端连接至该第一节点，该第一跟随晶体管的栅极端连接至该第一跟随控制线，该第一跟随晶体管的第二漏/源端连接至该第二节点。5.如权利要求1所述的存储单元阵列结构，其中在编程动作时，该第一位线接收接地电压，该第一字线接收开启电压，该第一跟随控制线接收第一控制电压，该第一反熔丝控制线接收编程电压，该第一选择元件开启，该第一跟随元件为导通状态，该第一反熔丝晶体管的栅极氧化层破裂，并呈现低电阻值的存储状态。6.如权利要求5所述的存储单元阵列结构，其中该编程电压大于该第一控制电压，该第
一控制电压大于该开启电压。7.如权利要求1所述的存储单元阵列结构，其中在编程抑制动作时，该第一位线接收接地电压，该第一字线接收关闭电压，该第一跟随控制线接收第一控制电压，该第一反熔丝控制线接收编程电压，该第一选择元件关闭，该第一跟随元件为导通状态，该第一反熔丝晶体管的栅极氧化层未破裂，并呈现高电阻值的存储状态。8.如权利要求1所述的存储单元阵列结构，其中该第一跟随元件包括第一跟随晶体管与第二跟随晶体管，该第一跟随晶体管的第一漏/源端连接至该第一节点，该第一跟随晶体管的栅极端连接至该第一跟随控制线，该第一跟随晶体管的第二漏/源端连接至该第二跟随晶体管的第二漏/源端，该第二跟随晶体管的栅极端连接至第二跟随控制线，该第二跟随晶体管的第二漏/源端连接至该第二节点。9.如权利要求8所述的存储单元阵列结构，其中在编程动作时，该第一位线接收接地电压，该第一字线接收开启电压，该第一跟随控制线接收第一控制电压，该第二跟随控制线接收第二控制电压，该第一反熔丝控制线接收编程电压，该第一选择元件开启，该第一跟随元件为导通状态，该第一反熔丝晶体管的栅极氧化层破裂，并呈现低电阻值的存储状态。10.如权利要求9所述的存储单元阵列结构，其中该...

【专利技术属性】
技术研发人员：陈稐寯，陈俊任，何秉隆，陈信铭，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：