晶圆级封装方法、半导体封装结构及芯片技术

本发明专利技术涉及一种晶圆级封装方法、一种半导体封装结构及一种芯片。所述晶圆级封装方法中，先对应于晶圆结构第一表面的部分区域在所述晶圆结构中形成沟槽，再形成塑封层，所述塑封层从第一表面一侧覆盖所述晶圆结构并填充所述沟槽，所述塑封层的一部分填充在沟槽内，一部分位于沟槽外，当所述塑封层产生收缩时，沟槽内的塑封层部分和沟槽外的塑封层部分都会收缩，使得晶圆结构的受力趋于平衡，可降低晶圆结构翘曲的风险。所述半导体封装结构和所述芯片的制作可采用上述晶圆级封装方法。述芯片的制作可采用上述晶圆级封装方法。述芯片的制作可采用上述晶圆级封装方法。

【技术实现步骤摘要】
晶圆级封装方法、半导体封装结构及芯片


[0001]本专利技术涉及半导体
，尤其涉及一种晶圆级封装方法、一种半导体封装结构及一种芯片。

技术介绍

[0002]在半导体工艺中，常采用塑封工艺对芯片进行封装，目的是使芯片不受外部环境影响，避免由于空气或者外部环境的腐蚀等多种原因引起的电气恶化(electrical deterioration)问题，并在操作芯片的时候提供机械稳定性、电绝缘以及有效散热。
[0003]但是，常规塑封工艺形成的塑封材料与半导体晶圆的热性能存在较大差异，在晶圆上进行塑封工艺之后，由于塑封材料的收缩量较晶圆大，会导致晶圆翘曲，不利于后续制程及运输。

技术实现思路

[0004]为了减少或避免塑封工艺所引起的晶圆翘曲，本专利技术提供一种晶圆级封装方法以及一种半导体封装结构。
[0005]一方面，本专利技术提供一种晶圆级封装方法，所述晶圆级封装方法包括：
[0006]提供一待塑封的晶圆结构，所述晶圆结构具有相背的第一表面和第二表面；
[0007]对应于所述第一表面的部分区域在所述晶圆结构中形成沟槽；以及
[0008]形成塑封层，所述塑封层覆盖所述晶圆结构并填充所述沟槽。
[0009]可选的，形成所述沟槽的步骤包括：
[0010]利用片锯切割相应区域的所述晶圆结构，以形成所述沟槽。
[0011]可选的，所述晶圆结构包括晶圆和堆叠在所述晶圆表面的至少一个晶粒，所述沟槽形成于所述晶粒周围的所述晶圆中。
[0012]可选的，所述第一表面的部分区域设置有划片道，至少部分所述沟槽对应于所述划片道的位置形成；在形成所述塑封层后，所述晶圆级封装方法还包括：对应于所述划片道的位置，从所述第二表面切割所述晶圆和所述塑封层，得到芯片。
[0013]一方面，本专利技术提供一种芯片，所述芯片包括芯片主体和塑封层，所述芯片主体具有相背的第一表面和第二表面，所述芯片主体中形成有开口朝向所述第一表面一侧的沟槽，所述塑封层覆盖所述芯片主体并填充所述沟槽。
[0014]可选的，所述沟槽穿过所述芯片主体的1/3厚度。
[0015]可选的，所述芯片主体包括底部芯片层和堆叠在所述底部芯片层表面的至少一个晶粒，所述沟槽位于所述底部芯片未被所述晶粒覆盖的区域。
[0016]一方面，本专利技术提供一种半导体封装结构，所述半导体封装结构包括晶圆结构以及塑封层，所述晶圆结构具有相背的第一表面和第二表面，所述晶圆结构中形成有开口朝向所述第一表面一侧的沟槽，所述塑封层覆盖所述晶圆结构并填充所述沟槽。
[0017]可选的，所述晶圆结构包括晶圆和堆叠在所述晶圆表面的至少一个晶粒，所述沟
槽形成于所述晶粒周围的所述晶圆中。
[0018]可选的，所述第一表面的部分区域设置有划片道，至少部分所述沟槽对应于所述划片道的位置形成。
[0019]本专利技术提供的晶圆级封装方法中，在所述晶圆结构上形成塑封层之前，对应于所述第一表面的部分区域在所述晶圆结构中形成沟槽，在形成塑封层后，所述塑封层覆盖所述晶圆结构并填充所述沟槽，所述塑封层的一部分填充在所述沟槽内，一部分覆盖在所述沟槽外的第一表面上，在所述塑封层产生收缩时，所述沟槽内的塑封层部分和第一表面上的塑封层部分都会收缩，使得晶圆结构的受力趋于平衡，降低由于塑封层收缩而导致晶圆结构翘曲的风险，便于后续制程及运输。
[0020]本专利技术提供的半导体封装结构中，所述晶圆结构中形成有开口朝向所述第一表面一侧的沟槽，所述塑封层覆盖所述晶圆结构并填充所述沟槽，其中，在所述塑封层产生收缩时，所述沟槽内的塑封层部分和第一表面上的塑封层部分都会收缩，使得晶圆结构的受力趋于平衡，降低由于塑封层收缩而导致晶圆结构翘曲的风险，有助于提升所述半导体封装结构的质量。
[0021]本专利技术提供的芯片包括芯片主体和塑封层，所述芯片主体中形成有开口朝向所述第一表面一侧的沟槽，所述塑封层覆盖所述芯片主体并填充所述沟槽，填充在所述沟槽内的塑封层可以缓解第一表面上的塑封层收缩对芯片主体产生的作用力，并且可降低形成该芯片的晶圆结构翘曲的风险，有助于提高所述芯片的质量。
附图说明
[0022]图1是一种完成塑封工艺后的半导体封装结构的剖面示意图。
[0023]图2是本专利技术实施例的晶圆级封装方法的流程示意图。
[0024]图3是本专利技术一实施例的晶圆级封装方法中形成沟槽之前的晶圆结构的剖面示意图。
[0025]图4是本专利技术一实施例的晶圆级封装方法中在晶圆结构的第一表面形成沟槽后的剖面示意图。
[0026]图5是本专利技术一实施例的晶圆级封装方法中在晶圆结构上形成塑封层后的剖面示意图。
[0027]图6是本专利技术一实施例的晶圆级封装方法中从第二表面切割晶圆结构后的剖面示意图。
[0028]附图标记说明：
[0029]10、100
‑
晶圆结构；101
‑
第一表面；102
‑
第二表面；103
‑
划片道；110
‑
晶圆；120
‑
晶粒；130
‑
沟槽；20、140
‑
塑封层；110
‑
芯片单元；201、202、203
‑
芯片。
具体实施方式
[0030]以下结合附图和具体实施例对本专利技术的晶圆级封装方法、半导体封装结构及芯片作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。应当理解，说明书的附图采用了非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例。
[0031]需要说明的是，下文中的术语“第一”、“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本专利技术实施例能够不同于本文所述的或所示的其它顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。
[0032]图1是一种完成塑封工艺后的半导体封装结构的剖面示意图。参照图1，利用塑封工艺对晶圆结构10(示例的，晶圆结构10包括晶圆和堆叠在所述晶圆上的晶粒(如图1所示的晶粒C1～C4))进行封装。在形成塑封层20后，由于塑封层20的收缩率较晶圆结构10大，塑封层20相对于晶圆结构10收缩时，容易导致晶圆结构10朝塑封层20一侧翘曲。翘曲的晶圆结构10由于下表面不平整，不便于运输转移，而且容易对后续制程及良率造成影响。
[0033]本专利技术实施例的晶圆级封装方法可以降低塑封层收缩所引起的晶圆结构翘曲风险。图2是本专利技术一实施例的晶圆级封装方法的流程示意图。参照图2，本专利技术实施例中的晶圆级封装方法包括：
[0034]S1，提供一待塑封的晶圆结构，所述晶圆结构具有相背的第一表面和第二表面；...

【技术保护点】

【技术特征摘要】
1.一种晶圆级封装方法，其特征在于，包括：提供一待塑封的晶圆结构，所述晶圆结构具有相背的第一表面和第二表面；对应于所述第一表面的部分区域在所述晶圆结构中形成沟槽；以及形成塑封层，所述塑封层覆盖所述晶圆结构并填充所述沟槽。2.如权利要求1所述的晶圆级封装方法，其特征在于，形成所述沟槽包括：利用片锯切割相应区域的所述晶圆结构，以形成所述沟槽。3.如权利要求1所述的晶圆级封装方法，其特征在于，所述晶圆结构包括晶圆和堆叠在所述晶圆表面的至少一个晶粒，所述沟槽形成于所述晶粒周围的所述晶圆中。4.如权利要求1所述的晶圆级封装方法，其特征在于，所述第一表面的部分区域设置有划片道，至少部分所述沟槽对应于所述划片道的位置形成；在形成所述塑封层后，所述晶圆级封装方法还包括：对应于所述划片道的位置，从所述第二表面切割所述晶圆结构和所述塑封层，得到芯片。5.一种芯片，其特征在于，包括芯片主体和塑封层，所述芯片主体具有相背的第一表面和第二...

【专利技术属性】
技术研发人员：潘志刚，吴之焱，石天福，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：