集成电路结构及其形成方法技术

提供了集成电路(IC)结构及其形成方法。根据本发明专利技术的IC结构包括衬底、位于衬底上方的互连结构、设置在互连结构中的保护环结构、垂直延伸穿过保护环结构的通孔结构、以及设置在保护环结构和通孔结构正上方并且接触保护环结构和通孔结构的顶部金属部件。保护环结构包括多个保护环层。多个保护环层中的每个保护环层包括下部部分和设置在下部部分上方的上部部分。多个保护环层的下部部分和上部部分的面向通孔结构的侧壁基本垂直对齐，以形成保护环结构的平滑内表面。构的平滑内表面。构的平滑内表面。

【技术实现步骤摘要】
集成电路结构及其形成方法


[0001]本专利技术的实施例涉及形成集成电路结构及其形成方法。

技术介绍

[0002]集成电路(IC)产业经历了指数级增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每个芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。
[0003]衬底贯通孔(TSV)通常用于3DIC，因为它们将电信号从IC的硅衬底的一侧路由到其另一侧。TSV的形成可能会对周围的结构产生应力，从而导致分层和故障。已经开发了保护结构来减少、吸收或隔离由TSV产生的应力。虽然现有的保护结构通常足以满足它们的预期目的，但它们并不是在所有方面都是令人满意的。

技术实现思路

[0004]本专利技术的一些实施例提供了一种集成电路(IC)结构，包括：衬底；互连结构，位于衬底上方；保护环结构，设置在互连结构中；通孔结构，垂直延伸穿过保护环结构；以及顶部金属部件，设置在保护环结构和通孔结构正上方并且与保护环结构和通孔结构接触，其中，保护环结构包括多个保护环层，其中，多个保护环层中的每个保护环层包括下部部分和设置在下部部分上方的上部部分，其中，多个保护环层的下部部分和上部部分的朝向通孔结构的侧壁基本垂直对齐，以形成保护环结构的平滑内表面。
[0005]本专利技术的另一些实施例提供了一种集成电路(IC)结构，包括：衬底；互连结构，位于衬底上方，互连结构包括：多个蚀刻停止层，多个金属间介电(IMD)层，与多个蚀刻停止层交错，以及多个保护环层，彼此堆叠以形成保护环结构，多个保护环层中的每个保护环层设置在多个蚀刻停止层中的一个蚀刻停止层和直接上覆于蚀刻停止层的一个蚀刻停止层的多个金属间介电层中的一个金属间介电层内；通孔结构，垂直延伸穿过保护环结构；以及顶部金属部件，设置在保护环结构和通孔结构正上方并且与保护环结构和通孔结构接触。
[0006]本专利技术的又一些实施例提供了一种形成集成电路结构的方法，包括：在衬底上方形成互连结构，互连结构包括：多个蚀刻停止层，多个金属间介电(IMD)层，与多个蚀刻停止层交错，以及多个保护环层，彼此堆叠以形成保护环结构，多个保护环层中的每个保护环层设置在多个蚀刻停止层中的一个蚀刻停止层和直接上覆于蚀刻停止层的一个蚀刻停止层的多个金属间介电层中的一个金属间介电层内；蚀刻穿过多个蚀刻停止层、多个金属间介电层和衬底的部分的开口；在开口内形成通孔结构；在通孔结构和保护环结构上方沉积介电层；以及在介电层中形成顶部金属部件，从而使得顶部金属部件跨越通孔结构和保护环结构并且直接接触通孔结构和保护环结构。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制，仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1是示出根据本专利技术的各个方面的形成器件结构和穿过器件结构形成通孔结构的方法的实施例的流程图。
[0009]图2至图13是根据本专利技术的各个方面的经历图1中的方法的操作的工件的局部截面图。
[0010]图14是根据本专利技术的各个方面的图13所示的工件的局部透视俯视图。
具体实施方式
[0011]本专利技术总体上涉及集成电路器件，并且更具体地，涉及用于集成电路器件的互连结构。
[0012]以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0013]为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0014]此外，当用“约”、“近似”等描述数值或数值范围时，考虑到如被本领域普通技术人员理解的在制造器件固有地出现的变化，该术语旨在涵盖在合理范围内的数值。例如，基于与制造具有与数值相关的特性的部件相关的已知制造公差，数值或数值的范围涵盖了包括所描述的数值的合理范围，诸如在所描述的数值的+/
‑
10％内。例如，具有“约5nm”厚度的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中与由本领域普通技术人员已知的与沉积该材料层相关的制造公差为+/
‑
15％。更进一步，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]互连结构电耦合至在衬底上制造的各个组件(例如，晶体管、电阻器、电容器和/或电感器)，从而使得各个组件可以按照设计要求的规定被操作。互连结构包括被配置为提供电信号布线的介电层和导电层的组合。导电层包括提供垂直连接的通孔和接触件部件以及提供水平连接的导线。在一些实施方式中，互连结构可以具有通过通孔或接触件部件垂直互连的金属层(或金属化层)的八(8)至十三(13)级。在IC器件的操作期间，互连结构在IC器件的组件之间布线信号和/或将信号(例如，时钟信号、电压信号和/或接地信号)分配至组
件。通常在前段制程(FEOL)工艺在衬底上形成诸如晶体管的有源器件以及中段制程(MEOL)工艺形成源极/漏极接触件和栅极接触件之后，在后段制程(BEOL)工艺中形成互连结构。
[0016]在一些实施方式中，期望提供延伸穿过互连结构和/或衬底的垂直互连件，以利于各个器件结构，例如CMOS图像传感器(CIS)、三维集成电路(3DIC)、MEMS器件、射频(RF)器件、晶圆上晶圆(WoW)器件等。因为垂直互连件全部或部分地延伸穿过半导体衬底，所以这种垂直互连件可以被称为硅贯通孔或衬底贯通孔(TSV)。本公开中的术语TSV广泛地涵盖提供从衬底前侧和衬底背侧直接布线信号的通孔结构，反之亦然。
[0017]本专利技术提供了围绕TSV的侧壁和顶表面的围护结构，该TSV延伸穿过互连结构和位于互连结构下面的衬底。在一个实施例中，围护结构包括围绕TSV的保护环结构和设置在保护环结构和TSV上的顶部金属部件。在保护环结构和TSV在俯视图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)结构，包括：衬底；互连结构，位于所述衬底上方；保护环结构，设置在所述互连结构中；通孔结构，垂直延伸穿过所述保护环结构；以及顶部金属部件，设置在所述保护环结构和所述通孔结构正上方并且与所述保护环结构和所述通孔结构接触，其中，所述保护环结构包括多个保护环层，其中，所述多个保护环层中的每个保护环层包括下部部分和设置在所述下部部分上方的上部部分，其中，所述多个保护环层的所述下部部分和上部部分的朝向所述通孔结构的侧壁基本垂直对齐，以形成所述保护环结构的平滑内表面。2.根据权利要求1所述的集成电路结构，其中，当沿垂直于所述衬底的顶表面的方向观察时，所述通孔结构和所述保护环结构基本上是圆形的。3.根据权利要求2所述的集成电路结构，其中，沿所述通孔结构的径向，所述上部部分比所述下部部分宽。4.根据权利要求1所述的集成电路结构，其中，所述上部部分悬于所述下部部分之上。5.根据权利要求1所述的集成电路结构，其中，所述通孔结构包括铜。6.根据权利要求1所述的集成电路结构，其中，所述保护环结构包括铜。7.根据权利要求1所述的集成电路结构，其中，所述顶部金属部件是细长的。8.根据权利要求1所述的集成电路结构，其中，所述顶部金属部件包括铝、铜或它们的合金。9.一种集成电路(IC)结构，包括：衬底；互连结构，...

【专利技术属性】
技术研发人员：顾旻峰，庄曜群，李政键，林景彬，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：