半导体结构的制造方法和半导体结构技术

本发明专利技术实施例涉及半导体领域，提供一种半导体结构的制造方法和半导体结构，制造方法包括：提供基底，所述基底内具有相互分立的有源区以及位于相邻有源区之间的隔离结构；所述有源区包括中心区和位于所述中心区两侧的边缘区；在垂直于所述基底顶面的方向上，去除所述中心区的至少部分厚度的所述有源区，以形成位于所述有源区内的凹槽，所述凹槽具有开口；形成位线接触层，所述位线接触层封闭所述凹槽的所述开口，所述位线接触层和所述有源区围成间隙。本发明专利技术实施例能够提高半导体结构存储的数据的准确性。据的准确性。据的准确性。

【技术实现步骤摘要】
半导体结构的制造方法和半导体结构


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构的制造方法和半导体结构。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种广泛应用于计算机系统的半导体存储器。DRAM中的基本单元由两个元件组成：晶体管和电容。晶体管用于对电容充电或放电，而电容内存储电荷的多少用来代表一个二进制比特(bit)。
[0003]然而，DRAM在运行过程中，电容容易出现电荷损失或漏电，进而会发生数据错误的问题，因此，半导体结构存储的数据的准确性有待进一步提高。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构的制造方法和半导体结构，以提高半导体结构存储的数据的准确性。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的制造方法，包括：提供基底，所述基底内具有相互分立的有源区以及位于相邻有源区之间的隔离结构；所述有源区包括中心区和位于所述中心区两侧的边缘区；在垂直于所述基底顶面的方向上，去除所述中心区的至少部分厚度的所述有源区，以形成位于所述有源区内的凹槽，所述凹槽具有开口；形成位线接触层，所述位线接触层封闭所述凹槽的所述开口，所述位线接触层和所述有源区围成间隙。
[0006]另外，形成所述凹槽和所述位线接触层的步骤包括：在垂直于所述基底顶面的方向上，刻蚀所述中心区的部分厚度的所述有源区，以形成位于所述有源区内的初始凹槽，所述初始凹槽的深度小于所述凹槽的深度；在所述初始凹槽的侧壁形成接触种子层；形成所述接触种子层后，至少去除所述初始凹槽正下方的部分厚度的所述有源区，以形成所述凹槽；形成接触填充层，所述接触填充层覆盖所述接触种子层，并填充于所述凹槽的所述开口，所述接触填充层与所述接触种子层构成所述位线接触层。
[0007]另外，形成所述初始凹槽之前还包括：在所述基底上形成堆叠设置的初始掩膜层和初始光刻胶层；对所述初始光刻胶层进行图形化处理，以形成多个相互分立的光刻胶层，所述光刻胶层横跨多个所述有源区的边缘区；以所述光刻胶层为掩膜，刻蚀所述初始掩膜层，以形成多个相互分立的掩膜层；以所述掩膜层为掩膜刻蚀所述中心区，以形成所述初始凹槽；形成所述接触种子层后，以所述掩膜层为掩膜，刻蚀所述有源区，以形成所述凹槽。
[0008]另外，在垂直于所述基底顶面的方向上，所述初始凹槽的深度与所述初始凹槽正下方的所述有源区的厚度之比为2：8～3：7。
[0009]另外，形成所述接触种子层的腔室温度小于或等于形成所述接触填充层的腔室温度；形成所述接触种子层的腔室气压小于或等于形成所述接触填充层的腔室气压。
[0010]另外，形成所述接触种子层的方法包括第一成膜工艺，且所述第一成膜工艺的工
艺参数包括：腔室温度为380℃～400℃，腔室气压为0.1Torr～1Torr；形成所述接触填充层的方法包括第二成膜工艺，且所述第二成膜工艺的工艺参数包括：腔室温度为380℃～500℃，腔室气压为1Torr～3Torr。
[0011]另外，去除所述中心区的全部所述有源区，以使所述凹槽贯穿所述有源区；所述位线接触层、所述有源区、所述隔离结构和所述基底围成所述间隙。
[0012]另外，所述凹槽的正下方还剩余部分厚度的所述有源区；且在垂直于所述基底顶面的方向上，所述凹槽正下方的所述有源区的厚度小于所述间隙的高度的1/3～1/2。
[0013]另外，每一所述边缘区具有栅极区以及分别位于所述栅极区两侧的第一源/漏区和第二源/漏区，所述第一源/漏区与所述位线接触层相接触，且每一所述位线接触层与两个所述边缘区的所述第一源/漏区电连接；形成所述位线接触层后，还包括：形成位于所述栅极区内的栅极；每一所述边缘区和位于所述边缘区内的所述栅极用于构成一晶体管。
[0014]本专利技术实施例还提供一种半导体结构，包括：基底，所述基底内具有相互分立的有源区以及位于相邻有源区之间的隔离结构；所述有源区包括中心区和位于中心区两侧的边缘区；所述有源区内具有凹槽，所述凹槽位于所述中心区，所述凹槽具有开口；位线接触层，所述位线接触层封闭所述凹槽的所述开口，所述位线接触层和所述有源区围成间隙。
[0015]另外，所述位线接触层包括接触种子层和接触填充层，所述接触种子层位于所述凹槽的部分侧壁，所述接触填充层覆盖所述接触种子层，并填充于所述凹槽的所述开口。
[0016]另外，在垂直于所述基底侧壁的方向上，所述接触种子层的厚度为1～5nm。
[0017]另外，所述凹槽贯穿所述有源区。
[0018]另外，所述凹槽的正下方还具有部分厚度的所述有源区，且在垂直于所述基底顶面的方向上，所述凹槽正下方的所述有源区的厚度小于所述间隙的高度的XX～1/2。
[0019]另外，每一所述边缘区具有栅极区以及分别位于所述栅极区两侧的第一源/漏区和第二源/漏区，所述第一源/漏区与所述位线接触层相接触，且每一所述位线接触层与两个所述边缘区的所述第一源/漏区电连接；所述栅极区内还具有栅极，每一所述边缘区和位于所述边缘区内的所述栅极用于构成一晶体管。
[0020]与相关技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0021]本专利技术提供的半导体结构的制造方法包括，提供基底，基底内具有有源区，去除有源区内中心区的至少部分厚度的有源区，以形成位于有源区内的凹槽，形成封闭凹槽的开口的位线接触层，位线接触层和有源区围成间隙。通过形成有源区内的凹槽，最终可以形成位于有源区内的间隙，间隙能够起到隔离电荷迁移的作用，进而降低半导体结构内部的噪声或干扰，从而提高半导体存储的数据的准确性，此外，在封闭凹槽的开口的步骤中，还形成了位线接触层，如此，可以简化生产工艺。
[0022]另外，在初始凹槽的侧壁形成接触种子层，接触种子层能够增加后续形成的接触填充层与有源区的粘附性，进而能够提高接触填充层的牢固性，避免接触填充层发生坍塌，还能够降低接触填充层与有源区之间的接触电阻，进而提高半导体结构的运行速率。
附图说明
[0023]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除
非有特别申明，附图中的图不构成比例限制。
[0024]图1为一种半导体结构的俯视图；
[0025]图2为图1在A
‑
A1方向上的局部剖面图；
[0026]图3
‑
图20为本专利技术实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
[0027]由
技术介绍
可知，半导体结构存储的数据的准确性有待进一步提高。
[0028]图1为一种半导体结构的俯视图，图2为图1在A
‑
A1方向上的局部剖视图，参考图1
‑
图2，半导体结构包括：相邻近的第一字线21和第二字线22，第一字线21和第二字本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底内具有相互分立的有源区以及位于相邻有源区之间的隔离结构；所述有源区包括中心区和位于所述中心区两侧的边缘区；在垂直于所述基底顶面的方向上，去除所述中心区的至少部分厚度的所述有源区，以形成位于所述有源区内的凹槽，所述凹槽具有开口；形成位线接触层，所述位线接触层封闭所述凹槽的所述开口，所述位线接触层和所述有源区围成间隙。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述凹槽和所述位线接触层的步骤包括：在垂直于所述基底顶面的方向上，刻蚀所述中心区的部分厚度的所述有源区，以形成位于所述有源区内的初始凹槽，所述初始凹槽的深度小于所述凹槽的深度；在所述初始凹槽的侧壁形成接触种子层；形成所述接触种子层后，至少去除所述初始凹槽正下方的部分厚度的所述有源区，以形成所述凹槽；形成接触填充层，所述接触填充层覆盖所述接触种子层，并填充于所述凹槽的所述开口，所述接触填充层与所述接触种子层构成所述位线接触层。3.根据权利要求2所述的半导体结构的制造方法，其特征在于，形成所述初始凹槽之前还包括：在所述基底上形成堆叠设置的初始掩膜层和初始光刻胶层；对所述初始光刻胶层进行图形化处理，以形成多个相互分立的光刻胶层，所述光刻胶层横跨多个所述有源区的边缘区；以所述光刻胶层为掩膜，刻蚀所述初始掩膜层，以形成多个相互分立的掩膜层；以所述掩膜层为掩膜刻蚀所述中心区，以形成所述初始凹槽；形成所述接触种子层后，以所述掩膜层为掩膜，刻蚀所述有源区，以形成所述凹槽。4.根据权利要求2所述的半导体结构的制造方法，其特征在于，在垂直于所述基底顶面的方向上，所述初始凹槽的深度与所述初始凹槽正下方的所述有源区的厚度之比为2：8～3：7。5.根据权利要求2所述的半导体结构的制造方法，其特征在于，形成所述接触种子层的腔室温度小于或等于形成所述接触填充层的腔室温度；形成所述接触种子层的腔室气压小于或等于形成所述接触填充层的腔室气压。6.根据权利要求5所述的半导体结构的制造方法，其特征在于，形成所述接触种子层的方法包括第一成膜工艺，且所述第一成膜工艺的工艺参数包括：腔室温度为380℃～400℃，腔室气压为0.1Torr～1Torr；形成所述接触填充层的方法包括第二成膜工艺，且所述第二成膜工艺参数包括：腔室温度为380℃～500℃，腔室气压为1Tor...

【专利技术属性】
技术研发人员：卢经文，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：