一种半导体结构及其制造方法技术

本申请实施例公开了一种半导体结构及其制造方法，半导体结构的制造方法包括：在基底上形成间隔排布的第一掩膜图案层；在第一掩膜图案层内沉积第一介质层；刻蚀第一介质层形成第一沟槽，第一沟槽暴露基底以及第一掩膜图案层的部分侧壁；沿第一沟槽刻蚀基底至第一深度，暴露出第一掩膜图案层下方的基底；对第一掩膜图案层下方的基底进行刻蚀处理，以在基底中形成空隙。通过在半导体底部形成空隙，缓解半导体结构的锤击效应。半导体结构的锤击效应。半导体结构的锤击效应。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本申请涉及半导体
，具体涉及一种半导体结构及其制造方法。

技术介绍

[0002]存储器矩阵中的一个行(Row)被激活，当其被反复刷新(refresh)时，会对邻近的行产生噪声或干扰。在邻近的单元(Cell)被激活或被刷新之前，若行的激活频率过多，邻近的单元会变的脆弱，出现电荷损失(Charge Loss)或漏电(Leakage)的问题。进而造成邻近行内的一个或多个单元的数据(Data)发生错误,这种现象被称为所谓的行锤击效应(Row Hammer Effect)。
[0003]如何破除干扰电荷的通路，减轻行锤击效应，避免不同行之间的相互干扰，是本领域亟待解决的技术问题。

技术实现思路

[0004]本申请的目的是提供一种半导体结构及其制造方法，制备的半导体底部形成空隙，缓解半导体结构的锤击效应。
[0005]为缓解上述问题，本申请的第一方面提供一种半导体结构制造方法，包括：在基底上形成间隔排布的第一掩膜图案层；在第一掩膜图案层之间沉积第一介质层；刻蚀第一介质层形成第一沟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构制造方法，其特征在于，包括：在基底上形成间隔排布的第一掩膜图案层；在所述第一掩膜图案层之间沉积第一介质层；刻蚀所述第一介质层形成第一沟槽，所述第一沟槽暴露所述基底以及所述第一掩膜图案层的部分侧壁；沿所述第一沟槽刻蚀所述基底至第一深度，暴露出所述第一掩膜图案层下方的所述基底；对所述第一掩膜图案层下方的所述基底进行刻蚀处理，以在所述基底中形成空隙。2.根据权利要求1所述的半导体结构制造方法，其特征在于，刻蚀所述第一介质层形成第一沟槽包括：在所述第一掩膜图案层表面沉积第二掩膜层；图形化所述第二掩膜层，形成第二掩膜图案层，所述第二掩膜图案层暴露出所述第一掩模图案层上的目标区域；沿所述第一掩膜图案层刻蚀所述第一介质层，形成暴露所述目标区域侧壁的初始第一沟槽；刻蚀部分所述基底延伸所述初始第一沟槽，形成所述第一沟槽。3.根据权利要求2所述的半导体结构制造方法，其特征在于，所述初始第一沟槽沿所述基底延伸至第二深度，所述第二深度与所述第一深度的比值范围为0.2
‑
0.5。4.根据权利要求2所述的半导体结构制造方法，其特征在于，所述目标区域定义位线接触形成的区域。5.根据权利要求1所述的半导体结构制造方法，其特征在于，在沿所述第一沟槽刻蚀所述基底前，还包括：对所述第一掩膜图案层、暴露的所述基底以及所述第一介质层进行氧化处理，在所述第一掩膜图案层表面形成第一氧化层，在所述基底表面形成第二氧化层，在所述第一介质层表面形成第三氧化层。6.根据权利要求5所述的半导体结构制造方法，其特征在于，所述第一氧化层和所述第二氧化层的材质包括二氧化硅，所述第三氧化层的材质包括含氮硅氧化物。7.根据权利要求5所述的半导体...

【专利技术属性】
技术研发人员：卢经文，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：