时钟信号供应电路、芯片测试电路和芯片测试架制造技术

本实用新型专利技术公开一种时钟信号供应电路、芯片测试电路和芯片测试架，其中，时钟信号供应电路包括时钟源单元和多个反相单元，时钟源单元包括信号输出端，反相单元包括输入端和输出端，多个反相单元依次串接在时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。本实用新型专利技术技术方案，降低芯片测试架的成本和简化对测试结果异常的原因分析。架的成本和简化对测试结果异常的原因分析。架的成本和简化对测试结果异常的原因分析。

【技术实现步骤摘要】
时钟信号供应电路、芯片测试电路和芯片测试架


[0001]本技术涉及芯片测试
，特别涉及一种时钟信号供应电路、芯片测试电路和芯片测试架。

技术介绍

[0002]芯片在封装完成后要进行各种测试验证(例如，老化测试)，为了较高的测试效率，通常会制作相应的测试架进行芯片测试验证，测试架上设置多个测试座用于放置多颗芯片，以对多颗芯片同时进行测试验证。芯片在进行测试时，需要测试架为其提供时钟信号；目前的测试架给各个测试座提供时钟信号的方案，是通过给每个测试座都配置一个时钟源模块。这种测试架存在以下不足：需要采用多个时钟源模块，成本高，并且由于各个时钟源模块的时钟信号的一致性难以保证，时钟信号的不一致会使芯片的测试结果有较大差异，导致测试的各个芯片出现结果异常时，对产生异常的原因分析困难。

技术实现思路

[0003]本技术提供一种时钟信号供应电路、芯片测试电路和芯片测试架，旨在降低芯片测试架的成本和简化对测试结果异常的原因分析。
[0004]为实现上述目的，本技术提出的时钟信号供应电路，包括时钟源单元和多个反相单元，所述时钟源单元包括信号输出端，所述反相单元包括输入端和输出端，所述多个反相单元依次串接在所述时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。
[0005]在一些实施例中，所述时钟源单元包括时钟晶振，所述时钟晶振的电源脚和使能脚电连接电源，所述时钟晶振的接地脚接地，所述时钟晶振的输出脚电连接所述时钟源单元的信号输出端。
[0006]在一些实施例中，所述时钟源单元还包括滤波子单元，所述时钟晶振的电源脚经所述滤波子单元电连接所述电源，所述时钟晶振的使能脚经上拉电阻电连接所述电源。
[0007]在一些实施例中，所述滤波子单元包括第一电容和磁珠，所述磁珠的一端电连接所述电源，所述磁珠的另一端经所述第一电容接地，所述时钟晶振的电源脚电连接所述磁珠的另一端。
[0008]在一些实施例中，所述时钟源单元还包括阻抗匹配电阻，所述时钟晶振的输出脚经所述阻抗匹配电阻电连接所述信号输出端。
[0009]在一些实施例中，所述时钟源单元包括时钟电路和无源晶振，所述时钟电路的振荡信号输出端电连接所述无源晶振的一端，所述无源晶振的另一端电连接所述时钟源单元的信号输出端。
[0010]在一些实施例中，所述反相单元包括反相器和第二电容，所述反相器的输入脚为所述反相单元的输入端，所述反相器的输出端为所述反相单元的输出端，所述反相器的电源脚电连接电源，且所述反相器的电源脚经所述第二电容接地。
[0011]本技术还提出一种芯片测试电路，包括多个用于放置待测芯片的测试座和上述时钟信号供应电路，所述测试座与所述反相单元一一对应，所述测试座包括用于给待测芯片提供时钟信号的时钟信号输入脚，所述测试座的时钟信号输入脚与其对应的反相单元的输出端电连接。
[0012]在一些实施例中，所述芯片测试电路还包括多个检测单元，所述检测单元与所述测试座一一对应，所述检测单元电连接所述测试座的时钟信号输入脚，用于检测所述测试座的时钟信号输入脚的信号状态。
[0013]本技术还提出一种芯片测试架，包括测试板，所述测试板上布设有至少一个上述芯片测试电路。
[0014]本技术的时钟信号供应电路技术方案，通过采用一个时钟源单元和依次串接在时钟源单元的信号输出端的多个反相单元，使得每个反相单元的输出端均可形成为一个新的时钟源，且各个反相单元的输出端所形成的各个新的时钟源均与时钟源单元的信号输出端输出的时钟信号频率一致；因此，将本技术的时钟信号供应电路应用于芯片测试时，可通过多个反相单元的输出端分别给对应数量的多个待测芯片一一对应提供频率一致的时钟信号，保证了各个待测芯片的时钟信号一致性，使得在测试的各个芯片出现结果异常时，能够更加简单、方便的分析产生异常的原因，提升了测试验证的准确性，并且仅采用了一个时钟源单元，相较于现有技术而言，大幅减少了时钟源单元的数量，降低了成本。
附图说明
[0015]图1为本技术时钟信号供应电路第一实施例的结构示意图；
[0016]图2为本技术时钟信号供应电路第二实施例的结构示意图；
[0017]图3为本技术时钟信号供应电路第三实施例的结构示意图；
[0018]图4为本技术时钟信号供应电路第四实施例的结构示意图；
[0019]图5为本技术时钟信号供应电路第五实施例的结构示意图；
[0020]图6为本技术芯片测试电路一实施例的结构示意图；
[0021]图7为本技术芯片测试电路另一实施例的结构示意图。
具体实施方式
[0022]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0023]需要说明，本技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0024]还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
[0025]另外，在本技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解
为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。
[0026]本技术提出一种时钟信号供应电路，主要应用于芯片测试电路或芯片测试架，当然，也可以应用于其它电子设备或产品的工作电路中。
[0027]参照图1，在本实施例中，该时钟信号供应电路包括时钟源单元10和多个反相单元20，时钟源单元10包括信号输出端Vo，反相单元20包括输入端B1和输出端B2，多个反相单元20依次串接在时钟源单元10的信号输出端Vo，即多个反相单元20中位于首端的那个反相单元20的输入端B1与时钟源单元10的信号输出端Vo电连接，其余的反相单元20按照输入端B1电连接上一个反相单元20的输出端B2的方式依次连接设置；每一个反相单元20的输出端B2均作为一个新的时钟源，各个反相单元20的输出端则可作为多个时钟源分别对应给芯片测试电路或芯片测试架的多个待测芯片提供时钟信号。
[0028]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号供应电路，其特征在于，包括时钟源单元和多个反相单元，所述时钟源单元包括信号输出端，所述反相单元包括输入端和输出端，所述多个反相单元依次串接在所述时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。2.根据权利要求1所述的时钟信号供应电路，其特征在于，所述时钟源单元包括时钟晶振，所述时钟晶振的电源脚和使能脚电连接电源，所述时钟晶振的接地脚接地，所述时钟晶振的输出脚电连接所述时钟源单元的信号输出端。3.根据权利要求2所述的时钟信号供应电路，其特征在于，所述时钟源单元还包括滤波子单元，所述时钟晶振的电源脚经所述滤波子单元电连接所述电源，所述时钟晶振的使能脚经上拉电阻电连接所述电源。4.根据权利要求3所述的时钟信号供应电路，其特征在于，所述滤波子单元包括第一电容和磁珠，所述磁珠的一端电连接所述电源，所述磁珠的另一端经所述第一电容接地，所述时钟晶振的电源脚电连接所述磁珠的另一端。5.根据权利要求2所述的时钟信号供应电路，其特征在于，所述时钟源单元还包括阻抗匹配电阻，所述时钟晶振的输出脚经所述阻抗匹配电阻电连接所述信号输出端。6.根据权利要求1所述的时钟信号供应电...

【专利技术属性】
技术研发人员：孙成思，谢志响，李振华，刘冲，
申请(专利权)人：深圳佰维存储科技股份有限公司，
类型：新型
国别省市：