本申请实施例涉及一种外延结构的制备方法、外延结构、半导体器件的制备方法以及半导体器件，通过在衬底上外延生长缓冲层；在缓冲层上外延生长第一高阻半导体层；去除部分第一高阻半导体层，形成至少两个从第一高阻半导体层的上表面延伸至第一高阻半导体层内部的凹槽，至少两个凹槽包括第一凹槽和第二凹槽，其中，第一高阻半导体层位于第一凹槽和第二凹槽之间的部分未被去除而形成隔离侧墙；在第一高阻半导体层上外延生长低阻半导体层；在低阻半导体层的位于第一凹槽内的部分之上外延生长第一器件材料层，第一器件材料层与低阻半导体层采用不同的半导体材料形成；如此，实现在同一衬底上集成至少两种需要不同半导体材料制成的器件。成的器件。成的器件。
【技术实现步骤摘要】
外延结构、半导体器件及制备方法
[0001]本申请涉及半导体
，特别是涉及一种外延结构的制备方法、外延结构、半导体器件的制备方法以及半导体器件。
技术介绍
[0002]随着消费类电子产品、航空航天电子、军事电子等技术的飞速发展，作为现代信息技术核心的半导体器件必须最大限度地实现小型化、轻量化、高密度化及高可靠性。在一片衬底上集成多种器件，不仅可以使得器件整体体积减小，而且可以解决芯片外部互联线带来的寄生电容问题，提高器件整体性能。然而，在关注到诸多优势的同时，如何攻克工艺上的难关成为本领域技术人员需要解决的首要问题。
[0003]以氮化镓(GaN)器件和氧化镓(Ga2O3)器件为例，由于氮化镓和氧化镓均属于宽禁带半导体材料，具有高击穿电压的特征，因而将氮化镓器件和氧化镓器件垂直级联可以形成增强型的功率器件。然而，在具体工艺方面，由于氮化镓器件和氧化镓器件所需的外延层材料不同，如何在一片衬底上既形成氮化镓外延层又形成氧化镓外延层，同时还要在二者之间形成隔离结构，避免两个器件在电性能上相互干扰，这具有巨大的挑战。目前，现有技术中提出的一种单片集成方法是，先在衬底上外延生长氧化镓，再将一部分氧化镓材料去除暴露出衬底，然后在衬底被暴露的区域再外延生长氮化镓，这不仅造成了严重的材料浪费，工艺过程也十分复杂；更突出的问题是，在采用氮化硅(SiN)等高介电常数(高K)的材料形成两器件之间的隔离结构时，如果两器件之间的缝隙过小，则高K材料的填充难度非常大，无法保证高K材料能够有效地填充，进而无法保证隔离效果；为了避免隔离失效，往往需要留出较大的缝隙，然而这又限制了器件的进一步小型化。
技术实现思路
[0004]有鉴于此，本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种外延结构的制备方法、外延结构、半导体器件的制备方法以及半导体器件。
[0005]第一方面，本申请实施例提供了一种外延结构的制备方法，所述方法包括：
[0006]在衬底上外延生长缓冲层；
[0007]在所述缓冲层上外延生长第一高阻半导体层；
[0008]去除部分所述第一高阻半导体层，形成至少两个从所述第一高阻半导体层的上表面延伸至所述第一高阻半导体层内部的凹槽，至少两个所述凹槽包括第一凹槽和第二凹槽，其中，所述第一高阻半导体层位于所述第一凹槽和所述第二凹槽之间的部分未被去除而形成隔离侧墙；
[0009]在所述第一高阻半导体层上外延生长低阻半导体层；
[0010]在所述低阻半导体层的位于所述第一凹槽内的部分之上外延生长第一器件材料层，所述第一器件材料层与所述低阻半导体层采用不同的半导体材料形成。
[0011]结合本申请的第一方面，在一可选实施方式中，所述第一器件材料层为氧化镓基
半导体材料层，所述低阻半导体层为氮化镓基半导体材料层。
[0012]结合本申请的第一方面，在一可选实施方式中，
[0013]所述在衬底上外延生长缓冲层后，所述方法还包括：去除部分所述缓冲层，形成至少两个暴露出所述衬底的通孔；
[0014]所述在所述缓冲层上外延生长第一高阻半导体层，包括：在剩余的所述缓冲层上和所述衬底通过至少两个所述通孔而暴露出的区域上外延生长第一高阻半导体层。
[0015]结合本申请的第一方面，在一可选实施方式中，
[0016]所述去除部分所述第一高阻半导体层，包括：去除形成在剩余的所述缓冲层上的部分第一高阻半导体层。
[0017]结合本申请的第一方面，在一可选实施方式中，所述在所述第一高阻半导体层上外延生长低阻半导体层后，所述方法还包括：
[0018]去除形成在所述隔离侧墙上的低阻半导体层；
[0019]在剩余的所述低阻半导体层上和所述隔离侧墙上外延生长第二高阻半导体层；
[0020]去除部分所述第二高阻半导体层，形成至少两个暴露出所述低阻半导体层的开口，至少两个所述开口包括第一开口和第二开口，其中，所述第一开口位于所述第一凹槽上方，所述第二开口位于所述第二凹槽上方；
[0021]所述第一器件材料层沿所述低阻半导体层的通过所述第一开口暴露的部分外延生长。
[0022]结合本申请的第一方面，在一可选实施方式中，所述方法还包括：
[0023]在所述低阻半导体层的位于所述第二凹槽内的部分之上外延生长第二器件材料层，所述第二器件材料层与所述第一器件材料层采用不同的半导体材料形成。
[0024]结合本申请的第一方面，在一可选实施方式中，所述第一器件材料层为氧化镓层，所述低阻半导体层为氮化镓层，所述第二器件材料层为铝镓氮层。
[0025]结合本申请的第一方面，在一可选实施方式中，所述第一高阻半导体层的材料为碳掺杂和/或铁掺杂的氮化镓。
[0026]第二方面，本申请实施例提供了一种外延结构，包括：
[0027]衬底；
[0028]位于所述衬底上的缓冲层；
[0029]位于所述缓冲层上的第一高阻半导体层；
[0030]从所述第一高阻半导体层的上表面延伸至所述第一高阻半导体层内部的至少两个凹槽，至少两个所述凹槽包括第一凹槽和第二凹槽，其中，所述第一高阻半导体层位于所述第一凹槽和所述第二凹槽之间的部分形成为隔离侧墙；
[0031]位于所述第一凹槽内和所述第二凹槽内的低阻半导体层；
[0032]在所述低阻半导体层的位于所述第一凹槽内的部分之上形成的第一器件材料层，所述第一器件材料层与所述低阻半导体层采用不同的半导体材料形成。
[0033]结合本申请的第二方面，在一可选实施方式中，所述第一器件材料层为氧化镓基半导体材料层，所述低阻半导体层为氮化镓基半导体材料层。
[0034]结合本申请的第二方面，在一可选实施方式中，还包括：
[0035]至少两个贯穿所述缓冲层的通孔；
[0036]所述第一高阻半导体层还位于所述通孔内，且与所述衬底连接。
[0037]结合本申请的第二方面，在一可选实施方式中，所述低阻半导体层在所述衬底平面上的垂直投影落入所述缓冲层在所述衬底平面上的垂直投影的范围内。
[0038]结合本申请的第二方面，在一可选实施方式中，还包括：
[0039]覆盖在所述低阻半导体层和所述隔离侧墙上的第二高阻半导体层；
[0040]至少两个贯穿所述第二高阻半导体层的开口，至少两个所述开口包括第一开口和第二开口，其中，所述第一开口位于所述第一凹槽上方，所述第二开口位于所述第二凹槽上方；
[0041]所述第一器件材料层通过所述第一开口与所述低阻半导体层连接。
[0042]结合本申请的第二方面，在一可选实施方式中，还包括：
[0043]在所述低阻半导体层的位于所述第二凹槽内的部分之上外延生长的第二器件材料层，所述第二器件材料层与所述第一器件材料层采用不同的半导体材料形成。
[0044]结合本申请的第二方面，在一可选实施方式中，所述第一器件材料层为氧化镓层，所述低阻半导体层为氮化镓层，所本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种外延结构的制备方法，其特征在于，所述方法包括：在衬底上外延生长缓冲层；在所述缓冲层上外延生长第一高阻半导体层；去除部分所述第一高阻半导体层，形成至少两个从所述第一高阻半导体层的上表面延伸至所述第一高阻半导体层内部的凹槽，至少两个所述凹槽包括第一凹槽和第二凹槽，其中，所述第一高阻半导体层位于所述第一凹槽和所述第二凹槽之间的部分未被去除而形成隔离侧墙；在所述第一高阻半导体层上外延生长低阻半导体层；在所述低阻半导体层的位于所述第一凹槽内的部分之上外延生长第一器件材料层，所述第一器件材料层与所述低阻半导体层采用不同的半导体材料形成。2.根据权利要求1所述的外延结构的制备方法，其特征在于，所述第一器件材料层为氧化镓基半导体材料层，所述低阻半导体层为氮化镓基半导体材料层。3.根据权利要求1所述的外延结构的制备方法，其特征在于，所述在衬底上外延生长缓冲层后，所述方法还包括：去除部分所述缓冲层，形成至少两个暴露出所述衬底的通孔；所述在所述缓冲层上外延生长第一高阻半导体层，包括：在剩余的所述缓冲层上和所述衬底通过至少两个所述通孔而暴露出的区域上外延生长第一高阻半导体层。4.根据权利要求3所述的外延结构的制备方法，其特征在于，所述去除部分所述第一高阻半导体层，包括：去除形成在剩余的所述缓冲层上的部分第一高阻半导体层。5.根据权利要求1所述的外延结构的制备方法，其特征在于，所述在所述第一高阻半导体层上外延生长低阻半导体层后，所述方法还包括：去除形成在所述隔离侧墙上的低阻半导体层；在剩余的所述低阻半导体层上和所述隔离侧墙上外延生长第二高阻半导体层；去除部分所述第二高阻半导体层，形成至少两个暴露出所述低阻半导体层的开口，至少两个所述开口包括第一开口和第二开口，其中，所述第一开口位于所述第一凹槽上方，所述第二开口位于所述第二凹槽上方；所述第一器件材料层沿所述低阻半导体层的通过所述第一开口暴露的部分外延生长。6.根据权利要求1所述的外延结构的制备方法，其特征在于，所述方法还包括：在所述低阻半导体层的位于所述第二凹槽内的部分之上外延生长第二器件材料层，所述第二器件材料层与所述第一器件材料层采用不同的半导体材料形成。7.根据权利要求6所述的外延结构的制备方法，其特征在于，所述第一器件材料层为氧化镓层，所述低阻半导体层为氮化镓层，所述第二器件材料层为铝镓氮层。8.根据权利要求1至7中任意一项所述的外延结构的制备方法，其特征在于，所述第一高阻半导体层的...
【专利技术属性】
技术研发人员：张偲，项少华，刘国安，
申请(专利权)人：中芯越州集成电路制造绍兴有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。