提高外延生长硅磷均匀性及减少缺陷的方法技术

本发明专利技术提供一种提高外延生长硅磷均匀性及减少缺陷的方法，提供衬底，衬底上形成有凹槽，凹槽的剖面呈U型结构；利用惰性气体作为第一载气，在凹槽形成第一外延层；利用还原性气体作为第二载气，在第一外延层上形成第二外延层。本发明专利技术的外延生长采用惰性气体和还原性气体的混合气体，改善了外延宽度的均匀性，减少了外延生长过程中产生的缺陷。了外延生长过程中产生的缺陷。了外延生长过程中产生的缺陷。

【技术实现步骤摘要】
提高外延生长硅磷均匀性及减少缺陷的方法


[0001]本专利技术涉及半导体
，特别是涉及一种提高外延生长硅磷均匀性及减少缺陷的方法。

技术介绍

[0002]与28nm工艺节点相比，14nm技术节点的FinFET(鳍式场效应管)工艺在NMOS中引入了外延生长(SIP_EPI)硅磷，以提高NMOS器件的性能。与锗硅外延(SIGE)相比，磷硅外延(SIP)的外延生长更难控制。氮气属于惰性气体，在磷硅外延生长过程中容易产生颗粒缺陷(particle defect)，但是磷硅外延宽度的均匀性比较好；而氢气属于还原性气体，具有比氮气活跃的化学性能，更容易与磷硅外延生长后的残留物质反应，能减少缺陷，但是，正因为氢气还原性比氮气强，所以纯氢气作为磷硅外延生长的载气会使磷硅外延的宽度均匀性变得非常差。
[0003]为解决上述问题，需要提出一种新型的提高外延生长硅磷均匀性及减少缺陷的方法。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种提高外延生长硅磷均匀性及减少缺陷的方法，用于解决现有技术中磷硅外延的外延生长难以控制，容易造成缺陷以及外延宽度均匀性差的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种提高外延生长硅磷均匀性及减少缺陷的方法，包括：
[0006]步骤一、提供衬底，所述衬底上形成有凹槽，所述凹槽的剖面呈U型结构；
[0007]步骤二、利用惰性气体作为第一载气，在所述凹槽形成第一外延层；
[0008]步骤三、利用还原性气体作为第二载气，在所述第一外延层上形成第二外延层。
[0009]优选地，步骤一中的所述衬底为硅衬底。
[0010]优选地，步骤一中利用干法刻蚀的方法在所述衬底上形成所述凹槽。
[0011]优选地，步骤一中，在所述硅衬底上形成有栅极结构，所述凹槽自对准形成在所述栅极结构两侧的所述衬底中；所述栅极结构包括依次叠加的栅介质层和多晶硅栅；在所述多晶硅栅的顶部覆盖有顶部硬掩膜层，在所述多晶硅栅的侧面形成有侧墙。
[0012]优选地，步骤一中所述顶部硬掩膜层的材料包括氧化硅或氮化硅；所述侧墙的材料包括氧化硅或氮化硅。
[0013]优选地，步骤一中所述衬底上同时集成有PMOS和NMOS。
[0014]优选地，在形成所述第一外延层时，在步骤一中还包括进行光刻工艺将所述PMOS的形成区域覆盖以及将所述NMOS的形成区域打开。
[0015]优选地，步骤二中的所述惰性气体为氮气。
[0016]优选地，步骤三中的所述还原性气体为氢气。
[0017]优选地，步骤二、三中所述第一、二外延层均为为磷硅外延层。
[0018]优选地，步骤二中，外延生长的工艺气体包括：硅源气体、磷源气体、HCl和所述第一载气。
[0019]优选地，步骤三中，外延生长的工艺气体包括：硅源气体、磷源气体、HCl和所述第二载气。
[0020]优选地，步骤二、三中的所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3。
[0021]优选地，步骤二、三中分别利用所述惰性气体、所述还原性气体作为所述第一、二载气形成所述第一、二外延层的时间相同。
[0022]如上所述，本专利技术的提高外延生长硅磷均匀性及减少缺陷的方法，具有以下有益效果：本专利技术的外延生长采用惰性气体和还原性气体的混合气体，改善了外延宽度的均匀性，减少了外延生长过程中产生的缺陷。
附图说明
[0023]图1显示为本专利技术的工艺流程示意图；
[0024]图2显示为本专利技术的衬底及其上的半导体结构示意图；
[0025]图3显示为本专利技术的形成第一外延层示意图；
[0026]图4显示为本专利技术的形成第二外延层示意图。
具体实施方式
[0027]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0028]请参阅图1，本专利技术提供一种提高外延生长硅磷均匀性及减少缺陷的方法，包括：
[0029]步骤一，请参阅图2，提供衬底101，衬底101上形成有凹槽，凹槽的剖面呈U型结构；
[0030]在本专利技术的实施方式中，步骤一中的衬底101为硅衬底，可以包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1
‑
xAs、GaxAl1
‑
xN、InxGa1
‑
xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
[0031]在本专利技术的实施方式中，步骤一中利用干法刻蚀的方法在衬底101上形成凹槽，干法刻蚀为各向异性，能够形成剖面为U型结构的沟槽。
[0032]在本专利技术的实施方式中，步骤一中，在硅衬底101上形成有栅极结构，凹槽自对准形成在栅极结构两侧的衬底101中；栅极结构包括依次叠加的栅介质层102和多晶硅栅104，通常栅介质层102为形成于衬底101上的垫氧层以及形成与垫氧层上的介质层；在多晶硅栅104的顶部覆盖有顶部硬掩膜层105，在多晶硅栅104的侧面形成有侧墙103。
[0033]在本专利技术的实施方式中，步骤一中顶部硬掩膜层105的材料包括氧化硅或氮化硅；侧墙103的材料包括氧化硅或氮化硅。
[0034]在本专利技术的实施方式中，步骤一中衬底101上同时集成有PMOS和NMOS。
[0035]在本专利技术的实施方式中，在形成第一外延层107时，在步骤一中还包括进行光刻工艺将PMOS的形成区域覆盖以及将NMOS的形成区域打开，即在PMOS的形成区域上保留光刻胶层形成保护。
[0036]步骤二，利用惰性气体作为第一载气106，在凹槽形成第一外延层107；
[0037]在本专利技术的实施方式中，步骤二中的惰性气体为氮气，需要说明的是，在其它实施例中惰性气体也可以采用氦气、氩气等气体，但其成本较高，所以通常情况下惰性气体优选为氮气。
[0038]在本专利技术的实施方式中，步骤二中，外延生长的工艺气体包括：硅源气体、磷源气体、HCl和第一载气106。
[0039]步骤三，利用还原性气体作为第二载气108，在第一外延层107上形成第二外延层109。
[0040]在本专利技术的实施方式中，步骤三中的还原性气体为氢气。
[0041]在本专利技术的实施方式中，步骤二、三中第一、二外延层均本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高外延生长硅磷均匀性及减少缺陷的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有凹槽，所述凹槽的剖面呈U型结构；步骤二、利用惰性气体作为第一载气，在所述凹槽形成第一外延层；步骤三、利用还原性气体作为第二载气，在所述第一外延层上形成第二外延层。2.根据权利要求1所述的提高外延生长硅磷均匀性及减少缺陷的方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的提高外延生长硅磷均匀性及减少缺陷的方法，其特征在于：步骤一中利用干法刻蚀的方法在所述衬底上形成所述凹槽。4.根据权利要求1所述的提高外延生长硅磷均匀性及减少缺陷的方法，其特征在于：步骤一中，在所述硅衬底上形成有栅极结构，所述凹槽自对准形成在所述栅极结构两侧的所述衬底中；所述栅极结构包括依次叠加的栅介质层和多晶硅栅；在所述多晶硅栅的顶部覆盖有顶部硬掩膜层，在所述多晶硅栅的侧面形成有侧墙。5.根据权利要求4所述的提高外延生长硅磷均匀性及减少缺陷的方法，其特征在于：步骤一中所述顶部硬掩膜层的材料包括氧化硅或氮化硅；所述侧墙的材料包括氧化硅或氮化硅。6.根据权利要求1所述的提高外延生长硅磷均匀性及减少缺陷的方法，其特征在于：步骤一中所述衬底上同时集成有PMOS和NMOS。7.根据权利要求6所述的提高外延生长硅磷均匀性及减少缺陷的方法，其特...

【专利技术属性】
技术研发人员：罗文杰，何德飚，付瑞鹏，程朝歌，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：