具有栅控集电极的横向双极型晶体管制造技术

本公开涉及半导体结构，更具体地涉及具有栅控集电极的横向双极型晶体管和制造方法。该结构包括：外基极区，其竖直地位于半导体衬底上方，并且包括位于外基极区的相反侧壁上的非对称侧壁间隔物；集电极区，其位于半导体衬底上，并通过非对称侧壁间隔物中的至少第一间隔物与外基极区分隔开；以及发射极区，其位于半导体衬底上，并通过非对称侧壁间隔物中的第二间隔物与所述外基极区分隔开。间隔物与所述外基极区分隔开。间隔物与所述外基极区分隔开。

【技术实现步骤摘要】
具有栅控集电极的横向双极型晶体管


[0001]本公开涉及半导体结构，更具体地涉及具有栅控集电极的横向双极型晶体管及制造方法。

技术介绍

[0002]双极型晶体管可以是竖直(vertical)晶体管或横向晶体管。在竖直双极型晶体管中，载流子沿竖直方向流动。由于集电极区形成在距晶片表面较深的位置，集电极电阻增加，从而限制了晶体管的性能，特别是对于高速操作。此外，晶体管需要高浓度的掩埋层、集电极外延层和深沟槽隔离等。因此，工艺步骤数增多，成本也因此增加。另一方面，横向双极型晶体管在结构上比竖直双极型晶体管简单。此外，在横向双极型晶体管中，集电极电极可以直接与集电极区接触，这有利于高速操作。

技术实现思路

[0003]在本公开的一方面，一种结构包括：外基极(extrinsic base)区，其竖直地位于半导体衬底上方，并且包括位于所述外基极区的相反侧壁上的非对称侧壁间隔物(spacer)；集电极区，其位于所述半导体衬底上，并通过所述非对称侧壁间隔物中的至少第一间隔物与所述外基极区分隔开；以及发射极区，其位于所述半导体衬底上，并通过所述非对称侧壁间隔物中的第二间隔物与所述外基极区分隔开。
[0004]在本公开的一方面，一种结构包括：外基极区，其竖直地位于包括绝缘体上半导体衬底材料的内基极(intrinsic base)区上方；抬升型集电极(raised collector)区，其位于所述绝缘体上半导体衬底材料上；抬升型发射极区，其位于所述绝缘体上半导体衬底材料上；第一结构，其将所述外基极区与所述抬升型发射极区电隔离；以及第二结构，其将所述外基极区与所述抬升型集电极区电隔离，所述第二结构具有与所述第一结构不同的组成(composition)。
[0005]在本公开的一方面，一种方法包括：形成外基极区，所述外基极区竖直地位于半导体衬底上方并且包括位于所述外基极区的相反侧壁上的非对称侧壁间隔物；形成集电极区，所述集电极区位于所述半导体衬底上并通过所述非对称侧壁间隔物中的至少第一间隔物与所述外基极区分隔开；以及形成发射极区，所述发射极区位于所述半导体衬底上并通过所述非对称侧壁间隔物中的第二间隔物与所述外基极区分隔开。
附图说明
[0006]本公开在下面的具体实施方式中通过本公开的示例性实施例的非限制性示例的方式参考所指出的多个附图进行描述。
[0007]图1示出了根据本公开的一些方面的除其他特征之外的具有浅沟槽隔离结构的衬底以及相应的制造工艺。
[0008]图2示出了根据本公开的一些方面的除其他特征之外的形成在衬底上的栅极电介
质材料和栅极材料以及相应的制造工艺。
[0009]图3示出了根据本公开的一些方面的除其他特征之外的形成在图案化的栅极电介质材料和栅极材料的侧壁间隔物上的外基极多晶硅材料以及相应的制造工艺。
[0010]图4示出了根据本公开的一些方面的除其他特征之外的外基极多晶硅材料上的帽盖材料以及相应的制造工艺。
[0011]图5示出了根据本公开的一些方面的除其他特征之外的外基极区和栅极结构上的侧壁以及相应的制造工艺。
[0012]图6示出了根据本公开的一些方面的除其他特征之外的快速热退火处理以及相应的制造工艺。
[0013]图7示出了根据本公开的一些方面的除其他特征之外的硅化物和到外基极区、集电极区、发射极区和栅极结构的接触以及相应的制造工艺。
[0014]图8至图11示出了根据本公开的一些方面的替代结构以及相应的制造工艺。
具体实施方式
[0015]本公开涉及半导体结构，更具体地涉及具有栅控集电极的横向双极型晶体管和制造方法。更具体地，横向双极型晶体管包括具有非对称轮廓的栅控集电极。此外，集电极区包括用于高电压RF器件应用(例如，低噪声放大器和功率放大器)的耗尽集电极区。
[0016]在更具体的实施例中，横向双极型晶体管可以是横向SiGe异质结双极型晶体管。横向SiGe异质结双极型晶体管包括例如位于绝缘体上半导体(SOI)层内的SiGe内基极。包括N+半导体材料(例如，Si)的抬升型发射极区和抬升型集电极区位于上述SOI层上方，其中P+外基极区在竖直方向上接触SiGe内基极。栅极结构(例如晶体管)将外基极与集电极接触分隔开。为了提高性能，栅极结构可以包括可选的接触，例如额外的端子。此外，形成在栅极结构下方的集电极区(集电极接触)可以是轻掺杂的半导体材料。间隔物将栅极结构与外基极隔离，其形状或材料可以不同于外部间隔物。
[0017]在替代实施例中，包括多晶硅的间隔物可以将集电极区与外基极区隔离。可以提供到侧壁多晶硅的接触，并且可以在外基极区和多晶硅间隔物周围设置两个不同材料的间隔物。作为示例，在本文描述的任何布局方案中，集电极区是通过使用栅极结构或多晶硅间隔物而可高度配置的。
[0018]本公开的具有栅控集电极的横向双极型晶体管可以使用多种不同工具以多种方式制造。然而，一般而言，使用方法和工具来形成具有微米和纳米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本公开的具有栅控集电极的横向双极型晶体管的方法(即，技术)。例如，这些结构建立在晶片上，并在晶片顶部上借助光刻工艺而图案化的材料膜中实现。具体地，具有栅控集电极的横向双极型晶体管的制造使用三个基本构造块：(i)在衬底上沉积材料薄膜；(ii)通过光刻成像在膜顶部上施加图案化的掩模；以及(iii)对掩模选择性地蚀刻所述膜。
[0019]图1示出了根据本公开的一些方面的具有浅沟槽隔离结构的衬底以及相应的制造工艺。特别地，图1的结构10包括衬底12和形成在衬底12内的浅沟槽隔离区14。在实施例中，衬底12包括绝缘体上半导体(SOI)衬底。更具体地，衬底12包括半导体处理晶片12a、绝缘体层12b和位于绝缘体层12b上的半导体层12c。半导体处理晶片12a为绝缘体层12b和半导体
层12c提供机械支撑。
[0020]在SOI实施方式中，半导体处理晶片12a和半导体层12c可以由任何合适的半导体材料组成，合适的半导体材料包括但不限于Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其他III/V或II/VI族化合物半导体。此外，半导体处理晶片12a和半导体层12c可以包括任何合适的单晶取向(例如，(100)、(110)、(111)或(001)晶向)。在另外的实施例中，半导体层12c可以是轻掺杂Si材料或SiGe，其形成集电极接触和内基极区的一部分。在实施例中，掺杂剂可以是N+型掺杂剂，例如砷或磷。半导体层12c可以通过诸如化学气相沉积(CVD)或等离子体增强CVD(PECVD)的沉积工艺形成。或者，可以使用智能切割工艺形成半导体层12c，在该工艺中，两个半导体晶片被接合在一起，这两个半导体晶片之间具有绝缘体材料。
[0021]绝缘体层12b可以包括电介质材料，例如二氧化硅、氮化硅、氧氮化硅、氮化硼或其组合。在优选实施例中，绝缘体层12b可以是掩埋氧化物层(BOX)。绝缘体层12b可以通过沉积工艺形成，例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：外基极区，其竖直地位于半导体衬底上方，并且包括位于所述外基极区的相反侧壁上的非对称侧壁间隔物；集电极区，其位于所述半导体衬底上，并通过所述非对称侧壁间隔物中的至少第一间隔物与所述外基极区分隔开；以及发射极区，其位于所述半导体衬底上，并通过所述非对称侧壁间隔物中的第二间隔物与所述外基极区分隔开。2.根据权利要求1所述的结构，其中所述外基极区包括P+掺杂多晶硅材料。3.根据权利要求2所述的结构，还包括邻近所述集电极区并电连接到所述集电极区的栅极结构，所述栅极结构还将所述集电极区与所述外基极区分隔开。4.根据权利要求3所述的结构，还包括位于所述栅极结构下方的掺杂半导体集电极接触区，所述掺杂半导体集电极接触区将所述栅极结构电连接到所述集电极区。5.根据权利要求4所述的结构，还包括到所述栅极结构的栅极接触。6.根据权利要求3所述的结构，还包括位于所述栅极结构上的侧壁间隔物，其中所述侧壁间隔物将所述栅极结构与所述集电极区分隔开，并且所述第一间隔物将所述栅极结构与所述外基极区分隔开。7.根据权利要求6所述的结构，其中所述第一间隔物不同于所述侧壁间隔物。8.根据权利要求6所述的结构，其中所述侧壁间隔物和所述第二间隔物具有相同的材料。9.根据权利要求1所述的结构，还包括邻近所述第一侧壁间隔物并且电接触所述集电极区的多晶硅间隔物。10.根据权利要求9所述的结构，还包括位于所述多晶硅间隔物上的侧壁间隔物，其中所述侧壁间隔物将所述集电极区与所述多晶硅间隔物分隔开，并且所述第一间隔物将所述栅极结构与所述外基极结构分隔开。11.根据权利要求9所述的结构，还包括位于所述多晶硅间隔物下方的掺杂半导体接触区，所述掺杂半导体接触区将所述多晶硅间隔物连接到所述集电极区。12.根据权利要求11所述的...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：