一种BJT器件结构及其制作方法技术

本发明专利技术提供一种BJT器件结构及其制作方法，P阱；位于P阱上的N+区；位于N+区上的阻挡层结构，该阻挡层结构为环绕N+区外围的框型结构；阻挡层结构内的区域为BJT器件的发射区；发射区的所述N+区上设有多个相互间隔排布的STI区，P阱的上表面高于STI区的底部；位于发射区外围的基区；位于基区外围的集电区。本发明专利技术的BJT器件结构及其制作方法，具有以下有益效果：本发明专利技术的BJT器件结构由于发射区的STI区为不连续的结构，可以显著降低发射区和基区的复合电流。从而有效的提高BJT器件的放大系数。从而有效的提高BJT器件的放大系数。从而有效的提高BJT器件的放大系数。

【技术实现步骤摘要】
一种BJT器件结构及其制作方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种BJT器件结构及其制作方法。

技术介绍

[0002]一般逻辑电路中的双极性晶体管(bipolar junction transistor,BJT)是基于已有的离子注入条件寄生产生的，不能单独调整，所以表现出beta(放大系数)比较小，例如NPN结构的BJT器件，尤其是随着发射极面积的增大(其他条件不变)，电流增益明显减小。以PNP为例，其发射极处于整个晶体管的中间，边缘用阻挡块(silicide block)环绕来减低在扩散区和STI区交界的产生复合，从而提高BJT的性能。目前CMOS在集成工艺中的典型制作流程如下：(1)浅沟槽隔离工艺形成器件有源区；(2)离子注入形成P型和N型阱；(3)栅氧化层的生长，栅极形成；(4)栅侧壁形成；(5)离子注入形成LDD区；(6)栅极主侧墙形成；(7)离子注入形成发射极、基极和集电极；(8)沉积SAB薄膜；(9)金属硅化物-金属电极形成；(10)后端金属层互联制作和WAT测试。其中，BJT的制作主要涉及(1)、(2)(7)～(10)等工艺。
[0003]但是现有技术中的BJT器件结构的放大系数一般较低，因此需要提出一种新的结构和方法来有效提高BJT器件的放大系数。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种BJT器件结构及其制作方法，用于解决现有技术中BJT器件的放大系数低的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种BJT器件结构，该结构至少包括：
[0006]P阱；位于所述P阱上的N+区；位于所述N+区上的阻挡层结构，该阻挡层结构为环绕所述N+区外围的框型结构；所述阻挡层结构内的区域为所述BJT器件的发射区；所述发射区的所述N+区上设有多个相互间隔排布的STI区，所述P阱的上表面高于所述STI区的底部；
[0007]位于所述发射区外围的基区；位于所述基区外围的集电区。
[0008]优选地，所述多个相互间隔排布的STI区其横截面形状为多个相互间隔排布的条形结构，所述多个条形结构等间隔排布于所述阻挡层结构内。
[0009]优选地，位于所述发射区外围的基区由STI区与所述发射区隔离并由所述P阱引出，并且引出的P阱上设有P+区。
[0010]优选地，所述P+区上设有构成所述BJT器件结构的基极的金属电极。
[0011]优选地，所述集电区由位于所述P阱外围的N阱、N阱上的N+区构成，所述集电区与所述基区由STI区隔离。
[0012]优选地，构成所述集电区的N+区上设有构成该BJT器件结构的集电极的金属电极。
[0013]优选地，所述发射区的横截面尺寸为2μm*2μm。
[0014]本专利技术还提供一种BJT器件结构的制作方法，该方法至少包括如下步骤：
[0015]步骤一、同步制作用于隔离发射区、基区以及集电区的STI区以及位于待形成所述
发射区的区域内的多个相互间隔排布的STI区；
[0016]步骤二、在待形成的所述发射区和基区的区域内进行离子注入形成P阱；在待形成的所述集电区的区域内进行离子注入形成N阱；所述P阱和N阱的上表面高于所述STI区的底部；
[0017]步骤三、在待形成发射区的P阱上以及在待形成集电区的N阱上分别进行N型离子重掺杂形成N+区；在待形成基区的P阱上进行P型离子重掺杂形成P+区；
[0018]步骤四、在构成所述发射区的所述N+区上形成阻挡层结构；所述阻挡层结构为环绕所述发射区的N+区外围的框型结构；
[0019]步骤五、在所述基区的所述P+区上以及所述集电区的所述N+区上分别形成金属电极。
[0020]优选地，步骤四中在构成所述发射区的所述N+区上形成阻挡层结构的方法包括：(1)在所述N+区和所述P+区上沉积一层金属硅化物；(2)利用光刻和刻蚀工艺在构成所述发射区的所述N+区上形成环绕该N+区外围的所述金属硅化物的所述框型结构。
[0021]优选地，该方法还包括步骤六、对所述BJT器件结构进行WAT测试，提取其电流增益。
[0022]如上所述，本专利技术的BJT器件结构及其制作方法，具有以下有益效果：本专利技术的BJT器件结构由于发射区的STI区为不连续的结构，可以显著降低发射区和基区的复合电流。从而有效的提高BJT器件的放大系数。
附图说明
[0023]图1显示为本专利技术的BJT器件剖面结构示意图；
[0024]图2显示为本专利技术的BJT器件横截面结构示意图；
[0025]图3显示为本专利技术的BJT器件的放大系数与电学参数Vbe关系曲线图；
[0026]图4显示为本专利技术的BJT器件的基区电流与电学参数Vbe关系曲线图；
[0027]图5a显示为现有技术中的BJT器件的电子流密度的TCAD仿真图；
[0028]图5b显示为本专利技术的BJT器件的电子流密度的TCAD仿真图。
具体实施方式
[0029]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0030]请参阅图1至图5b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0031]本专利技术提供一种BJT器件结构，如图1所示，图1显示为本专利技术的BJT器件剖面结构示意图，该结构至少包括：P阱(P-Well)；位于所述P阱(P-Well)上的N+区01；位于所述N+区01上的阻挡层结构02，该阻挡层结构02为环绕所述N+区外围的框型结构；所述阻挡层结构
如图2所示，图2显示为本专利技术的BJT器件横截面结构示意图。所述阻挡层结构02内的区域为所述BJT器件的发射区；所述发射区由所述P阱和位于所述P阱上所述N+区构成。所述发射区的所述N+区01上设有多个相互间隔排布的STI区03，所述P阱的上表面高于所述STI区的底部；如图2所示，位于所述发射区的所述STI区位于所述阻挡层结构的内部，并且所述多个STI区03为位于所述发射区内的不连续结构，本实施例中，该不连续结构相互间隔排布于所述框型结构之内。而所述阻挡层结构的框型结构是环绕在所述发射区的N+区的外围。
[0032]如图2所示，本专利技术进一步地，所述多个相互间隔排布的STI区03其横截面形状为多个相互间隔排布的条形结构，所述多个条形结构等间隔排布于所述阻挡层结构之内。
[0033]本专利技术的所述BJT器件结构还包括位于所述发射区外围的基区；位于所述基区外围的集电区。本专利技术进一步地，如图1所示，位于所述发射区外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种BJT器件结构，其特征在于，该结构至少包括：P阱；位于所述P阱上的N+区；位于所述N+区上的阻挡层结构，该阻挡层结构为环绕所述N+区外围的框型结构；所述阻挡层结构内的区域为所述BJT器件的发射区；所述发射区的所述N+区上设有多个相互间隔排布的STI区，所述P阱的上表面高于所述STI区的底部；位于所述发射区外围的基区；位于所述基区外围的集电区。2.根据权利要求1所述的一种BJT器件结构，其特征在于：所述多个相互间隔排布的STI区其横截面形状为多个相互间隔排布的条形结构，所述多个条形结构等间隔排布于所述阻挡层结构内。3.根据权利要求1所述的一种BJT器件结构，其特征在于：位于所述发射区外围的基区由STI区与所述发射区隔离并由所述P阱引出，并且引出的P阱上设有P+区。4.根据权利要求3所述的一种BJT器件结构，其特征在于：所述P+区上设有构成所述BJT器件结构的基极的金属电极。5.根据权利要求4所述的一种BJT器件结构，其特征在于：所述集电区由位于所述P阱外围的N阱、N阱上的N+区构成，所述集电区与所述基区由STI区隔离。6.根据权利要求5所述的一种BJT器件结构，其特征在于：构成所述集电区的N+区上设有构成该BJT器件结构的集电极的金属电极。7.根据权利要求1所述的一种BJT器件结构，其特征在于：所述发射区的横截面尺寸为2μm*2...

【专利技术属性】
技术研发人员：王海涛，周晓君，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：