沟槽栅晶体管及其制备方法技术

本发明专利技术实施例涉及一种沟槽栅晶体管及其制备方法，沟槽栅晶体管包括：半导体材料层、栅极沟槽、栅极、栅介质层、第一电场屏蔽结构和第二电场屏蔽结构；第一电场屏蔽结构和栅介质层在栅极沟槽的侧壁所在的平面上的投影至少部分重合；第二电场屏蔽结构和栅介质层在半导体材料层的下表面所在的平面上的投影至少部分重合；栅介质层的底部转角处包括第一区域，外侧壁位于第一区域内的部分与第一电场屏蔽结构之间不接触，外底壁位于第一区域内的部分在半导体材料层的下表面所在的平面上的投影落入第二电场屏蔽结构在半导体材料层的下表面所在的平面上的投影的范围内。如此，实现了对栅介质层底部的保护，同时尽可能降低对器件导通电阻的影响。通电阻的影响。通电阻的影响。

【技术实现步骤摘要】
沟槽栅晶体管及其制备方法


[0001]本专利技术涉及半导体领域，特别是涉及一种沟槽栅晶体管及其制备方法。

技术介绍

[0002]沟槽栅晶体管相比于平面栅晶体管，可以大大缩小元胞尺寸，进而大幅度提升电流密度。例如，沟槽栅金属氧化物半导体场效应晶体管（Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET）相比于平面栅MOSFET，性能得到大幅提升，不仅可以获得更高的沟道迁移率，而且比导通电阻降低，器件的导通电流密度和导通性能提高。
[0003]然而，沟槽栅晶体管面临着栅介质层可靠性问题，这是因为当器件处于阻断状态下时，栅极沟槽底部暴露在漂移区中的高电场区域，使得栅介质层位于栅极沟槽底部的部分，尤其是位于底部转角处的部分承受高强度电场，因此容易发生绝缘性能退化甚至提前击穿，降低器件长期工作的稳定性和寿命。尤其对于碳化硅（SiC）基的沟槽栅晶体管，由于碳化硅的临界击穿电场强度远远大于硅，因此，栅介质层位于栅极沟槽底部转角处的部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽栅晶体管，其特征在于，包括：半导体材料层；栅极沟槽，从所述半导体材料层的上表面延伸至所述半导体材料层的内部；位于所述栅极沟槽内的栅介质层和栅极，其中，所述栅介质层覆盖所述栅极沟槽的侧壁和底壁，所述栅极位于所述栅介质层内；位于所述栅极沟槽外的第一电场屏蔽结构和第二电场屏蔽结构，其中，所述第一电场屏蔽结构和所述栅介质层在所述栅极沟槽的侧壁所在的平面上的投影至少部分重合，所述第二电场屏蔽结构和所述栅介质层在所述半导体材料层的下表面所在的平面上的投影至少部分重合；所述第一电场屏蔽结构和所述第二电场屏蔽结构均为对应于所述栅极沟槽的电场屏蔽结构；所述栅介质层的底部转角处包括第一区域，所述底部转角处为所述栅介质层的外侧壁和外底壁的交汇处，所述外侧壁位于所述第一区域内的部分与所述第一电场屏蔽结构之间不接触，所述外底壁位于所述第一区域内的部分在所述半导体材料层的下表面所在的平面上的投影落入所述第二电场屏蔽结构在所述半导体材料层的下表面所在的平面上的投影的范围内。2.根据权利要求1所述的沟槽栅晶体管，其特征在于，所述第二电场屏蔽结构与所述第一电场屏蔽结构导电连接。3.根据权利要求1或2所述的沟槽栅晶体管，其特征在于，所述第二电场屏蔽结构和所述第一电场屏蔽结构均连接至接地电位。4.根据权利要求1所述的沟槽栅晶体管，其特征在于，所述外底壁位于所述第一区域内的部分完全被所述第二电场屏蔽结构包覆。5.根据权利要求1所述的沟槽栅晶体管，其特征在于，所述沟槽栅晶体管还包括：体区和源极接触区；所述体区和所述源极接触区与所述栅极沟槽邻接，所述源极接触区从所述半导体材料层的上表面延伸至所述半导体材料层的内部，所述体区位于所述源极接触区的下方；所述栅介质层的外侧壁包括第一部分和第二部分；其中，所述第一部分和所述第一电场屏蔽结构在所述栅极沟槽的侧壁所在的平面上的投影重合，所述第二部分与所述体区和所述源极接触区邻接。6.根据权利要求1所述的沟槽栅晶体管，其特征在于，所述第二电场屏蔽结构包括第一第二电场屏蔽单元和第二第二电场屏蔽单元，所述第一第二电场屏蔽单元和所述第二第二电场屏蔽单元之间存在第一间隙。7.根据权利要求6所述的沟槽栅晶体管，其特征在于，所述第一电场屏蔽结构包括第一第一电场屏蔽单元和第二第一电场屏蔽单元，所述第一第一...

【专利技术属性】
技术研发人员：韩玉亮，徐承福，罗顶，何云，马跃，
申请(专利权)人：中芯越州集成电路制造绍兴有限公司，
类型：发明
国别省市：