阵列型电感器、电路板和电子设备制造技术

本发明专利技术提供阵列型电感器、电路板和电子设备。阵列型电感器包括：磁性基体、磁性基体的内部的第1内部导体和与其相邻的第2内部导体。磁性基体具有第1面、与第1面相对的第2面、以及连接第1面和第2面的第3面和第4面。第1内部导体和第2内部导体沿着贯穿第1面和第2面的基准轴线设置。磁性基体具有位于第1内部导体与第2内部导体之间的导体间区域。用包含基准轴线且与第3面垂直的基准平面切断导体间区域而得到的第1截面的基准轴线方向上的第1基准轴线方向尺寸可以小于该基准平面上的第1内部导体与基体的表面之间的最短距离的2倍。第1截面的与基准轴线正交的第2正交方向尺寸相对于第1基准轴线方向尺寸之比即第1纵横比可以小于1。轴线方向尺寸之比即第1纵横比可以小于1。轴线方向尺寸之比即第1纵横比可以小于1。

【技术实现步骤摘要】
阵列型电感器、电路板和电子设备


[0001]本说明书所公开的专利技术涉及阵列型电感器、包括该阵列型电感器的电路板、和包括该电路板的电子设备。

技术介绍

[0002]一直以来，已知有包含多个电感器的阵列型电感器。在阵列型电感器中，多个电感器被封装于单个芯片。现有的阵列型电感器例如包括由磁性材料构成的磁性基体、设置于该基体内的多个内部导体、和与该多个内部导体各自的两端连接的多个外部电极。现有的阵列型电感器例如记载于日本特开2016
‑
006830号公报(专利文献1)和日本特开2019
‑
153649号公报(参照专利文献2、图4)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2016
‑
006830号公报
[0006]专利文献2：日本特开2019
‑
153649号公报

技术实现思路

[0007]专利技术要解决的技术问题
[0008]在阵列型电感器中，由于多个电感器被封装化，所以具有安装于基板时的安装空间小的优点。然而，当阵列型电感器所包含的内部导体彼此的距离变近时，电感器间的磁耦合变大，各电感器有可能无法发挥所希望的特性。因此，在设计为各电感器作为独立的电感器发挥功能的现有的阵列型电感器中，为了减弱电感器间的磁耦合，将内部导体间的间隔设定得较大。例如，在专利文献2的图4所示的阵列型电感器400中，作为内部导体的金属板12彼此的间隔比金属板12与作为磁性基体的成型体10的上表面之间的间隔大3倍程度。不限于专利文献2的阵列型电感器，在现有的阵列型电感器中，相邻的内部导体彼此的间隔被设定为比内部导体与磁性基体的表面的距离大3倍或其以上，利用这样的结构，使得表示电感器间的磁耦合的耦合系数的大小大致为0.2以下，各电感器能够发挥所希望的特性。
[0009]通过在内部导体的周围以均等的厚度设置磁性基体，能够高效地提高电感器的自感。因此，从有效地提高自感的观点出发，阵列型电感器中的内部导体间的间隔优选为内部导体与磁性基体的表面的距离的1倍至2倍程度。然而，如上所述，当在维持现有的阵列型电感器的基本形状、结构的状态下减小内部导体间的间隔时，电感器间的磁耦合增强。因此，现有的阵列型电感器的内部导体间的距离被设为内部导体与磁性基体的表面的距离的2倍以上，以便能够针对每个内部导体确保和内部导体与磁性基体的表面的距离相等的距离。
[0010]本专利技术的目的在于解决或缓和上述问题的至少一部分。本专利技术的更具体的目的之一在于，在内部导体间的间隔小于内部导体与磁性基体的表面的距离的2倍的阵列型电感器中，抑制电感器间的磁耦合。
[0011]本专利技术的上述以外的目的通过说明书整体的记载而明确。本说明书公开的专利技术也
可以解决从“专利技术要解决的技术问题”一栏中的记载以外掌握的技术问题。
[0012]用于解决技术问题的技术方案
[0013]本专利技术的一个或多个实施方式的阵列型电感器包括：磁性基体，其具有第1面、与上述第1面相对的第2面、和连接上述第1面与上述第2面的第3面；多个内部导体，其在上述磁性基体的内部沿着贯穿上述第1面和上述第2面的基准轴线彼此隔开间隔地配置，并具有彼此相同的形状；多个第1外部电极，其以至少与上述第3面接触的方式设置于上述磁性基体，并与上述多个内部导体各自的一端连接；以及多个第2外部电极，其以至少与上述第3面接触的方式设置于上述磁性基体，并与上述多个内部导体各自的另一端连接。在本专利技术的一个或多个实施方式中，磁性基体具有导体间区域，该导体间区域位于多个内部导体中的、第1内部导体与相邻于第1内部导体的第2内部导体之间，从沿着基准轴线的基准轴线方向观察时与第1内部导体和第2内部导体这两者重叠。在本专利技术的一个或多个实施方式中，用包含基准轴线且与第3面垂直的基准平面切断导体间区域而得到的第1截面的基准轴线方向上的第1基准轴线方向尺寸小于基准平面上的第1内部导体与磁性基体的最短距离的2倍。在本专利技术的一个或多个实施方式中，第1截面的与基准轴线正交的第1正交方向尺寸相对于第1基准轴线方向尺寸之比即第1纵横比小于1。也可以为，第1基准轴线方向尺寸是第1内部导体与第4面之间的距离的1倍以上。
[0014]在本专利技术的一个或多个实施方式中，用基准平面切断第1内部导体而得到的第2截面的上述正交方向上的第2正交方向尺寸与第1正交方向尺寸相等。
[0015]在本专利技术的一个或多个实施方式中，磁性基体具有与第3面相对的第4面。也可以为，第1内部导体与上述第4面之间的距离，与第2内部导体与第4面之间的距离相等。也可以为，第1内部导体与上述第4面之间的距离，比上述第2内部导体与上述第4面之间的距离小。
[0016]在本专利技术的一个或多个实施方式中，用基准平面将上述第1内部导体切断而得到的第2截面的正交方向上的第2正交方向尺寸比第1正交方向尺寸大。
[0017]在本专利技术的一个或多个实施方式中，第2纵横比是用基准平面切断第1内部导体而得到的第2截面的正交方向上的第2正交方向尺寸相对于基准轴线方向上的第2基准轴线方向尺寸之比，第1纵横比小于第2纵横比。
[0018]在本专利技术的一个或多个实施方式中，第2纵横比大于1。在本专利技术的一个或多个实施方式中，表示第1内部导体与上述第2内部导体的磁耦合的耦合系数的大小小于0.2。表示第1内部导体与上述第2内部导体的磁耦合的耦合系数的大小也可以小于0.1。
[0019]本专利技术的一个实施方式涉及包括上述任一阵列型电感器的电路板。
[0020]本专利技术的一个实施方式涉及包括上述电路板的电子设备。
[0021]专利技术效果
[0022]根据本说明书所公开的技术，在内部导体间的间隔小于内部导体与磁性基体的表面的距离的2倍的阵列型电感器中，能够抑制电感器间的磁耦合。
附图说明
[0023]图1是安装于安装基板的本专利技术的一个实施方式的阵列型电感器的立体图。
[0024]图2是图1的阵列型电感器的分解图。
[0025]图3是示意性地表示用通过基准轴线且与磁性基体的下表面垂直的平面切断而得
到的图1的阵列型电感器的截面的截面图。
[0026]图4是表示图1的阵列型电感器所包括的内部导体的截面的截面图。
[0027]图5是本专利技术的另一实施方式的阵列型电感器的立体图。
[0028]图6是示意性地表示用通过基准轴线并与磁性基体的下表面垂直的平面切断而得到的图5的阵列型电感器的截面的截面图。
[0029]图7是本专利技术的另一实施方式的阵列型电感器的立体图。
[0030]图8是示意性地表示用通过基准轴线并与磁性基体的下表面垂直的平面切断而得到的图7的阵列型电感器的截面的截面图。
[0031]图9是本专利技术的另一实施方式的阵列型电感器的立体图。
[0032]图10是示意性地表示用通过基准轴线并与磁性基体的下表面垂直的平面切断而得到的图9的阵列型电感器的截面的截面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列型电感器，其特征在于，包括：磁性基体，其具有第1面、与所述第1面相对的第2面、和连接所述第1面与所述第2面的第3面；多个内部导体，其在所述磁性基体的内部沿着贯穿所述第1面和所述第2面的基准轴线设置，具有彼此相同的形状；多个第1外部电极，其以至少与所述第3面接触的方式设置于所述磁性基体，并与所述多个内部导体各自的一端连接；以及多个第2外部电极，其以至少与所述第3面接触的方式设置于所述磁性基体，并与所述多个内部导体各自的另一端连接，所述磁性基体具有导体间区域，该导体间区域位于所述多个内部导体中的、第1内部导体与相邻于所述第1内部导体的第2内部导体之间，从沿着所述基准轴线的基准轴线方向观察时与所述第1内部导体和所述第2内部导体这两者重叠，用包含所述基准轴线且与所述第3面垂直的基准平面切断所述导体间区域而得到的第1截面的所述基准轴线方向上的第1基准轴线方向尺寸，小于所述基准平面中的所述第1内部导体与所述磁性基体的表面的最短距离的2倍，所述第1截面的与所述基准轴线正交的正交方向上的第1正交方向尺寸相对于所述第1基准轴线方向尺寸之比为第1纵横比，所述第1纵横比小于1。2.如权利要求1所述的阵列型电感器，其特征在于：用所述基准平面切断所述第1内部导体而得到的第2截面的所述正交方向上的第2正交方向尺寸与所述第1正交方向尺寸相等。3.如权利要求2所述的阵列型电感器，其特征在于：所述磁性基体具有与所述第3面相对的第4面，所述第1内部导体与所述第4面之间的距离，与所述第2内部导体与所述第4面之间的...

【专利技术属性】
技术研发人员：新井隆幸，寺内直也，柏智男，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：