制造半导体结构的方法技术

本文揭示一种制造半导体结构的方法，其包含：形成导电层；在所述导电层上形成经图案化的掩模层；图案化所述导电层以形成导电特征件和凹入部；在所述经图案化的掩模层上形成第一介电层，且以所述第一介电层填入所述凹入部；图案化所述第一介电层以形成开口；选择性地在所述开口中形成阻挡层；形成蚀刻终止层以覆盖所述第一介电层并露出所述阻挡层；在所述蚀刻终止层上形成第二介电层；图案化所述第二介电层以形成通孔并露出所述导电特征件；及将导电材料填入所述通孔以形成互连件，所述互连件与所述导电特征件电连接。所述导电特征件电连接。所述导电特征件电连接。

【技术实现步骤摘要】
制造半导体结构的方法


[0001]本专利技术实施例涉及一种半导体结构及其制造方法，特别是有关于具有自我对准导电结构的半导体结构及该半导体结构的制造方法。

技术介绍

[0002]半导体集成电路(IC)产业在过去数十年经历巨大的成长并且仍在蓬勃发展中。随着IC设计飞速的进步，新一代的IC具有更小且更复杂的电路。镶嵌制程，例如单镶嵌或双镶嵌，是用以形成后段制程(back
‑
end
‑
of
‑
line,BEOL)互连结构的其中一种技术。所述互连结构在新一代IC的缩小化及电气性能上扮演着重要的角色。因此，业界非常关注互连结构的发展。

技术实现思路

[0003]本专利技术的一态样是提出一种制造半导体结构的方法，其包含：提供具有导电结构于其上的基板；在所述基板上形成导电层；在所述导电层上形成经图案化的掩模层；以所述经图案化的掩模层为掩模，图案化所述导电层以形成经图案化的导电层，所述经图案化的导电层包括导电特征件和邻接所述导电特征件的凹入部，所述导电特征件与所述导电结构电连接；在所述经图案化的掩模层上形成第一介电层，且以所述第一介电层填入所述凹入部；图案化所述第一介电层以形成开口；选择性地在所述导电特征件上及所述开口中形成阻挡层；形成蚀刻终止层以覆盖所述第一介电层并露出所述阻挡层；在所述蚀刻终止层上形成第二介电层；图案化所述第二介电层以形成通孔并露出所述导电特征件；及将导电材料填入所述通孔以形成互连件，所述互连件与所述导电特征件电连接。
[0004]本专利技术的另一态样是提出一种制造半导体结构的方法，其包含：提供具有导电结构于其上的基板；在所述基板上形成金属层；在所述金属层上形成掩模层；图案化所述掩模层以形成经图案化的掩模层；以所述经图案化的掩模层为掩模，图案化所述金属层以形成经图案化的金属层，所述经图案化的金属层包括第一导电特征件和邻接所述第一导电特征件的凹入部，所述第一导电特征件被所述经图案化的掩模层覆盖且与所述导电结构电连接；以第一介电层覆盖所述经图案化的掩模层且以所述第一介电层填入所述凹入部；图案化所述第一介电层以露出所述第一导电特征件上的所述经图案化的掩模层；选择性地以自组装单层材料覆盖所述第一导电特征件上的所述经图案化的掩模层，以在设置于所述第一导电特征件上的所述经图案化的掩模层上形成一阻挡层；形成蚀刻终止层，以其覆盖所述第一介电层并露出所述阻挡层；移除所述阻挡层以露出在所述第一导电特征件上的所述经图案化的掩模层；形成第二介电层，以覆盖所述蚀刻终止层和所述第一导电特征件上的所述经图案化的掩模层；图案化所述第二介电层以形成通孔，所述通孔露出所述第一导电特征件上的所述经图案化的掩模层；移除所述第一导电特征件上的所述经图案化的掩模层，以露出所述第一导电特征件；及以导电材料填入所述通孔以形成互连件，所述互连件与所述第一导电特征件电连接。
[0005]本专利技术的又一态样是提出一种半导体结构，其包含：基板，其上具有导电结构；设置于所述基板上的导电层，所述导电层包括第一导电特征件，所述第一导电特征件与所述导电结构电连接；互连件，其与所述第一导电特征件电连接；第一介电层，其与所述第一导电特征件邻接；第二介电层，其是设置于所述第一介电层上且与所述互连件邻接；及蚀刻终止层，其是设置于所述第一介电层与所述第二介电层间，且围绕所述互连件的一部分，所述蚀刻终止层通过所述第一介电层与所述导电层分隔。
附图说明
[0006]从以下的详细说明并配合附图阅读，本揭露内容的各方面可最佳地被理解。应注意的是，根据产业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清楚，各种特征的尺寸可任意增大或减小。
[0007]图1是说明根据一些实施例的制造一半导体结构的流程图。
[0008]图2至图11是说明根据一些实施例的形成一半导体结构的各阶段的示意图。
[0009]图12至图18是说明根据一些实施例的形成一半导体结构的各阶段的示意图。
[0010]图19至图23是说明根据一些实施例的形成一半导体结构的各阶段的示意图。
具体实施方式
[0011]较佳实施例的详细说明
[0012]以下揭露内容提供许多不同实施例或范例，用于实现本揭露内容的不同特征。以下描述组件及其配置的特定实施例以简化本揭露内容。当然，这些仅为范例且非意欲作为限制。举例来说，在以下描述中，一第一特征件形成于一第二特征件之上或上方，即表示其可能包含上述第一特征件与上述第二特征件是直接接触的实施例，亦可能包含了有附加特征件形成于上述第一特征件与上述第二特征件之间，而使上述第一特征件与第二特征件可未直接接触的实施例。此外，本揭露内容可于各种范例中重复参考编号和/或字母。此重复是为求简单明确，并非其本身代表所讨论的各种实施例及/或配置之间的关系。
[0013]此外，空间相对术语，诸如「在...下面」、「在...之下」、「下」、「在...之上」、「上」及类似者于本文可被使用以简化说明在附图中所阐明的一个组件或特征件与另一(些)组件或特征件的关系。除附图中所描绘的方位外，空间相对术语意欲囊括器件在使用或操作中的不同的方位。器件可以其他方式被定向(旋转90度或其他方位)，此处所使用的空间相对术语可同样相应地进行解释。
[0014]图2至图11是根据一些实施例的形成一半导体结构的中间步骤示意图。其对应的制程也反映在如图1所示的流程图200中。
[0015]如图2所示，根据一些实施例，其提供一基板22。此制程在如图1所示的流程图200中示为制程202。在一些实施例中，该基板22可为一半导体基板，例如一元素半导体(elemental semiconductor)或一化合物半导体(compound semiconductor)。一元素半导体是由单种原子所构成，例如在周期表第14栏中的硅(Si)或锗(Ge)。一化合物半导体是由两种或多种的元素所组成，例如碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)、锑化铟(InSb)、锗化硅(SiGe)、磷砷化镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、砷磷化铟镓(GaInAsP)，或其类似物。
该化合物半导体可具有一梯度特征，即，在该化合物半导体中，其组成由一位置的一比例变为另一位置的另一比例。该化合物半导体可形成在一硅基板上方。该化合物半导体可为应变(strained)的。在一些实施例中，该基板22可包括一多层化合物半导体结构。或者，该基板22可包括一非半导体材料，例如玻璃、熔融石英或氟化钙。再者，在一些实施例中，该基板22可为一绝缘层上半导体(SOI)(例如绝缘体上硅锗(SGOI))。一般来说，一SOI基板包括一层半导体材料，例如外延硅(Si)、锗(Ge)、硅锗(SiGe)，或其等的各种组合。该基板22可被一p型掺杂物掺杂，例如硼(B)、铝(Al)、镓(Ga)，或其类似物，或可如本领域中已知的，掺杂一n型掺杂物。在一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，其特征在于，所述方法包含：提供具有导电结构于其上的基板；在所述基板上形成导电层；在所述导电层上形成经图案化的掩模层；以所述经图案化的掩模层为掩模，图案化所述导电层以形成经图案化的导电层，所述经图案化的导电层包括导电特征件和邻接所述导电特征件的凹入部，所述导电特征件与所述导电结构电连接；在所述经图案化的掩模层上形成第一...

【专利技术属性】
技术研发人员：李劭宽，李承晋，蔡承孝，罗廷亚，邓志霖，黄心岩，张孝慷，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：