一种静电保护电路及芯片制造技术

本申请提供了一种静电保护电路及芯片，静电保护电路包括静电保护模块和控制模块。静电保护模块位于被保护芯片内部，与被保护电路连接；及控制模块与静电保护模块连接，用于在被保护芯片发生静电时向静电保护模块输出高电平以触发静电保护模块泄放静电电流，并在被保护芯片未发生静电时向静电保护模块输出低电平以降低静电保护模块的静态漏电电流。平以降低静电保护模块的静态漏电电流。平以降低静电保护模块的静态漏电电流。

【技术实现步骤摘要】
一种静电保护电路及芯片


[0001]本申请涉及集成电路
，特别是涉及一种静电保护电路及芯片。

技术介绍

[0002]目前半导体的制程越来越先进，随着沟道长度越来越短、结深(junction depth)越来越浅、金属硅化物(silicide)的应用、轻掺杂漏极(LDD，Lightly Doped Drain)的应用及氧化层越来越薄，使得静电释放(ESD，Electro
‑
Static discharge)设计的窗口(window)越来越小，ESD保护设计面临的挑战越来越大。为了保护集成电路免于受到静电的危害，通常要对集成电路进行静电保护。然而，传统的静电保护电路存在漏电等问题。

技术实现思路

[0003]本申请的目的是提供一种静电保护电路及芯片，能够解决传统技术中静电保护电路漏电的问题。
[0004]为解决上述问题，根据本申请的第一个方面,本申请提供了一种静电保护电路，静电保护电路包括静电保护模块和控制模块。
[0005]静电保护模块，位于被保护芯片内部，与被保护电路连接；及
[0006]控制模块，与所述静电保护模块连接，用于在所述被保护芯片发生静电时向所述静电保护模块输出高电平以触发所述静电保护模块泄放静电电流，并在所述被保护芯片未发生静电时向所述静电保护模块输出低电平以降低所述静电保护模块的静态漏电电流。
[0007]本申请实施例中，静电保护电路包括静电保护模块和控制模块，控制模块与静电保护模块连接，控制模块用于检测被保护芯片是否发生静电，并在被保护芯片发生静电时向静电保护模块输出高电平信号以作为触发信号，触发静电保护模块泄放静电电流，从而对被保护芯片进行静电保护；控制模块具体可以与静电保护模块中存在静态漏电电流的支路连接，控制模块在未检测到被保护芯片发生静电时向静电保护模块中存在静态漏电电流的支路输出低电平，使得在被保护芯片未发生静电时能够降低存在静态漏电电流的支路两端的压降，从而减少静电保护模块所产生的静态漏电电流。静电保护电路不仅能够对被保护芯片进行静电保护，还能够降低自身的漏电流。
[0008]进一步地，所述静电保护模块包括：
[0009]可控硅整流器，具有阳极、阴极及触发端，所述控制模块连接于所述可控硅整流器的阳极和阴极之间；以及
[0010]二极管串，包括多个串联的二极管，所述二极管串的阳极与所述可控硅整流器的触发端连接，所述二极管串的阴极与所述控制模块连接；在所述被保护芯片发生静电时，所述控制模块向所述二极管串的阴极输出高电平以触发所述可控硅整流器泄放静电电流；在所述被保护芯片未发生静电时，所述控制模块向所述二极管串的阴极输出低电平以降低所述二极管串两端的压降。
[0011]进一步地，所述可控硅整流器的触发电压随所述二极管数量的增加而增加。
[0012]进一步地，所述二极管的数量范围为2～3个。
[0013]进一步地，所述可控硅整流器的触发电压小于静电保护设计窗口的最大电压。
[0014]进一步地，所述可控硅整流器的维持电压大于所述被保护芯片的电源电压。
[0015]进一步地，所述可控硅整流器的等效电路包括第一三极管、第二三极管及第一电阻，所述第一三极管的发射极为所述可控硅整流器的阳极，所述第一三极管的基极与所述二极管串的阳极和所述第二三极管的集电极连接，所述第一三极管的集电极与所述第二三极管的基极和所述第一电阻的一端连接，所述第二三极管的发射极与所述第一电阻的另一端连接后作为所述可控硅整流器的阴极。
[0016]进一步地，所述第一三极管为PNP三极管，所述第二三极管为NPN三极管。
[0017]进一步地，所述控制模块包括：
[0018]触发单元，连接于所述可控硅整流器的阳极和阴极之间，用于在所述被保护芯片发生静电时产生高电平信号，并在所述被保护芯片未发生静电时产生低电平信号；及
[0019]缓冲单元，连接于所述可控硅整流器的阴极和所述二极管串的阴极之间，且所述缓冲单元的输入端与所述触发单元的输出端连接。
[0020]进一步地，所述触发单元包括第二电阻及电容，所述电容的一端与所述可控硅整流器的阳极连接，所述电容的另一端与所述第二电阻的一端连接并作为所述触发单元的输出端，所述第二电阻的另一端与所述可控硅整流器的阴极连接。
[0021]进一步地，所述缓冲单元包括NMOS管，所述NMOS管的源极与所述可控硅整流器的阴极连接，所述NMOS管的栅极与所述触发单元的输出端连接，所述NMOS管的漏极与所述二极管串的阴极连接。
[0022]根据本申请的第二个方面,本申请提供了一种芯片，包括被保护电路及上述所述的静电保护电路。
[0023]进一步地，所述被保护电路包括电源端、接地端及信号传输端，所述静电保护电路连接于所述电源端、所述接地端及所述信号传输端中的任意两端之间，以对所述被保护电路进行静电保护。
[0024]进一步地，所述被保护电路包括电源端、接地端及信号传输端，所述静电保护电路连接于所述电源端、所述接地端及所述信号传输端中的任意两端之间，以对所述被保护电路进行静电保护。
[0025]进一步地，所述芯片包括多个所述静电保护电路，所述静电保护电路连接于所述电源端与所述接地端之间、所述电源端与所述信号传输端之间及所述接地端与所述信号传输端之间。
[0026]进一步地，所述芯片包括逻辑芯片、模拟芯片或存储芯片。
[0027]进一步地，所述芯片包括DRAM芯片。
[0028]本申请的上述技术方案具有如下有益的技术效果：
[0029]1、本申请提供了一种静电保护电路，静电保护电路包括静电保护模块和控制模块。本申请实施例中，静电保护电路包括静电保护模块和控制模块，控制模块与静电保护模块连接，控制模块用于检测被保护芯片是否发生静电，并在被保护芯片发生静电时向静电保护模块输出高电平信号以作为触发信号，触发静电保护模块泄放静电电流，从而对被保护芯片进行静电保护；控制模块具体可以与静电保护模块中存在静态漏电电流的支路连
接，控制模块在未检测到被保护芯片发生静电时向静电保护模块中存在静态漏电电流的支路输出低电平，使得在被保护芯片未发生静电时能够降低存在静态漏电电流的支路两端的压降，从而减少静电保护模块所产生的静态漏电电流。静电保护电路不仅能够对被保护芯片进行静电保护，还能够降低自身的漏电流。
附图说明
[0030]图1一种ESD器件中的SCR的电压
‑
电流特性图；
[0031]图2为一种ESD的设计窗口图；
[0032]图3为一种DTSCR的等效电路图；
[0033]图4为本申请一实施例中提供的静电保护电路的结构框图；
[0034]图5为本申请一实施例中提供的DTSCR的等效电路图；
[0035]图6为本申请一实施例中提供的静电保护电路的等效电路图；
[0036]图7为本申请一实施例中提供的芯片的结构框图。
[0037]附本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电保护结构，其特征在于，包括：静电保护模块，位于被保护芯片内部，与被保护电路连接；及控制模块，与所述静电保护模块连接，用于在所述被保护芯片发生静电时向所述静电保护模块输出高电平以触发所述静电保护模块泄放静电电流，并在所述被保护芯片未发生静电时向所述静电保护模块输出低电平以降低所述静电保护模块的静态漏电电流。2.如权利要求1所述的静电保护结构，其特征在于，所述静电保护模块包括：可控硅整流器，具有阳极、阴极及触发端，所述控制模块连接于所述可控硅整流器的阳极和阴极之间；以及二极管串，包括多个串联的二极管，所述二极管串的阳极与所述可控硅整流器的触发端连接，所述二极管串的阴极与所述控制模块连接；在所述被保护芯片发生静电时，所述控制模块向所述二极管串的阴极输出高电平以触发所述可控硅整流器泄放静电电流；在所述被保护芯片未发生静电时，所述控制模块向所述二极管串的阴极输出低电平以降低所述二极管串两端的压降。3.如权利要求2所述的静电保护结构，其特征在于，所述可控硅整流器的触发电压随所述二极管数量的增加而增加。4.如权利要求2所述的静电保护结构，其特征在于，所述二极管的数量范围为2
‑
3个。5.如权利要求2所述的静电保护结构，其特征在于，所述可控硅整流器的触发电压小于静电保护设计窗口的最大电压。6.如权利要求2所述的静电保护结构，其特征在于，所述可控硅整流器的维持电压大于所述被保护芯片的电源电压。7.如权利要求3所述的静电保护结构，其特征在于，所述可控硅整流器的等效电路包括第一三极管、第二三极管及第一电阻，所述第一三极管的发射极为所述可控硅整流器的阳极，所述第一三极管的基极与所述二极管串的阳极和所述第二三极管的集电极连接，所述第一三极管的集电极与所述第二三极管的基极和所述第一电阻的一端连接，所述第二三极管的发射极与所述第一电阻的另一端连接后作为所述可控硅整流器的阴极。8.如权利要求...

【专利技术属性】
技术研发人员：许杞安，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：