一种GGNMOS结构制造技术

本发明专利技术提供一种GGNMOS结构，包括P型衬底，P型衬底中形成有N+有源区；位于N+有源区中的梳齿状的源极区和漏极区；位于P型衬底上表面且设置于源极区和漏极区之间的栅极结构；位于P型衬底中在栅极结构两侧的轻掺杂漏区；覆盖部分栅极结构和漏极区的SAB硅化层；形成于漏极区中的P型离子注入区，P型离子注入区与漏极区之间设有隔离结构；以及位于N+有源区外围的P+保护环。本发明专利技术通过在GGNMOS结构的漏极区中形成P型离子注入区，并与最中间的源极区短接，使得当ESD电压促使中间叉指GGNMOS导通时，大量的ESD电流进入最中间的源极区进而通过金属连线、漏极区的P型离子注入区注入到衬底，降低了其他叉指GGNMOS的导通电压，使导通均匀，提高了GGNMOS结构的ESD防护能力。高了GGNMOS结构的ESD防护能力。高了GGNMOS结构的ESD防护能力。

【技术实现步骤摘要】
一种GGNMOS结构


[0001]本专利技术涉及半导体制造
，具体涉及一种GGNMOS结构。

技术介绍

[0002]在集成电路(Integrated Circuits，IC)中，静电放电(Electro static discharge，ESD)对芯片的可靠性影响不容忽视，尤其在深亚微米、纳米技术普遍应用的当今，外部环境、人体、机械、辐射场等静电放电对IC芯片破坏性的影响更加显著。业界在IC的设计与制造过程中对ESD的防护做了大量的研究与实践，通常，芯片上的ESD保护器件的设计需要考虑两个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件要能在芯片受到ESD冲击时将芯片引脚端电压箝制在安全的低电压水平。而基于上述设计考虑，用作ESD保护的器件主要有二极管、GGNMOS(Gate Ground NMOS，即栅接地的NMOS)、可控硅(Silicon Controlled Rectifier，SCR)等。其中GGNMOS对CMOS工艺制程的兼容性、快速的开关响应与低导通电阻等先天优势，成为CMOS工艺制程中最常选作为ESD防护器件的器件之一，其主要采用其寄生的横向NPN(源极
‑
p型衬底
‑
漏极)三极管工作来泄放ESD大电流，该寄生三极管的开启电压取决于该寄生的横向NPN三极管的集电极反向PN结的雪崩击穿电压，即GGNMOS的漏极(Drain)与其衬底中的P阱(P
‑
well)之间的雪崩击穿电压。在选用GGNMOS作为ESD保护器件时需要设计的宽度很大，以保证能通过足够的泄放电流，而由于版图的局限和电流均匀性的要求，现有技术中常常把GGNMOS结构设计成叉指(multi
‑
finger)结构，相当于多个N型MOS结构的指条并联。
[0003]图1显示为现有的一种GGNMOS结构的版图结构示意图。如图1所示，包括：P型衬底(P
‑
well)、栅极(Gate)、SAB层、P+保护环、STI(浅槽隔离)、NLDD(N+轻掺杂漏区)、源极区(SN+)和漏极区(DN+)，源极区上形成源极S，漏极区上形成漏极D，且每对源极S和漏极D之间形成的NPN结称为指(finger)，图中||为多个重复单元的意思，在所述P型衬底中形成有多个NMOS管，各个NMOS晶体管的源极和漏极通过接触孔及金属互连结构(未图示)进行相对应的连接，分别连接至接地端或者静电端等。该GGNMOS结构用于ESD保护时，其各个源极S和栅极接地，P+保护环也接地，漏极D连接静电端，且每对源极S和漏极D及其下方的P型衬底形成一个寄生NPN管。
[0004]从图1中可以看出，相邻NMOS管共用一个漏极，且相邻两个NMOS管距离P+保护环的距离不同，因此相邻的寄生NPN管的基极与P+保护环之间的P型衬底内阻R
‑
sub也不相同，因此这种多叉指的GGNMOS结构，由于其中间的叉指的体电阻最大，先于其他叉指开启，且各个叉指不能均匀开启，这样造成整体电路的静电防护能力的下降，而且这种GGNMOS结构的NMOS的漏端与P
‑
well之间的击穿电压相对较高，不利于ESD保护。以图1为例，Rsub1＞Rsub2＞Rsub3＞Rsub4，因而中间寄生NPN到四周的NPN会随着ESD电压增加而依次导通，在多叉指GGNMOS器件中，就存在中间GGNMOS(寄生NPN)达到电流极限烧毁而四周的GGNMOS器件未导通的情况，限制了GGNMOS本身的ESD性能。

技术实现思路

[0005]有鉴于此，本专利技术提供一种GGNMOS结构，用以解决现有GGNMOS结构存在导通不均匀的问题，提升GGNMOS结构的ESD性能。
[0006]本专利技术提供一种GGNMOS结构，所述GGNMOS结构为多叉指并联版图结构，包括：
[0007]P型衬底，所述P型衬底中形成有N+有源区；
[0008]位于所述N+有源区中的梳齿状的源极区和漏极区、位于所述P型衬底上表面且设置于所述源极区和漏极区之间的栅极结构、位于所述P型衬底中在所述栅极结构两侧的轻掺杂漏区、覆盖部分所述栅极结构和所述漏极区的SAB硅化层；
[0009]形成于所述漏极区中的P型离子注入区，所述P型离子注入区与所述漏极区之间设有隔离结构；以及
[0010]位于所述N+有源区外围的P+保护环。
[0011]优选地，所述P型离子注入区处于所述漏极区的中间位置。
[0012]优选地，所述P型离子注入区的上表面与漏极区的上表面齐平。
[0013]优选地，所述P型离子注入区的深度与所述漏极区的深度相同。
[0014]优选地，所述栅极结构、所述源极区和所述P+保护环均接地，所述漏极区接静电端。
[0015]优选地，所述P型离子注入区与位于中心区域的所述源极区端短接。
[0016]优选地，所述隔离结构为STI结构。
[0017]优选地，所述隔离结构的深度大于所述漏极区的深度。
[0018]优选地，所述P+保护环通过隔离结构与邻近的所述源极区进行隔离。
[0019]优选地，所述源极区、漏极区均呈条形。
[0020]本专利技术的GGNMOS结构，在现有GGNMOS结构的基础上，在所有叉指GGNMOS的漏极区插入P型离子注入区，使其与最中间的源极区短接，使得当ESD电压促使中间叉指GGNMOS导通时，大量的ESD电流进入最中间的源极区进而通过金属连线、漏极区的P型离子注入区注入到P型衬底，降低了其他叉指GGNMOS的导通电压，使各个叉指能均匀开启，避免了中间GGNMOS达到电流极限烧毁而四周的GGNMOS未导通情况的发生，提升了GGNMOS结构的ESD性能。
附图说明
[0021]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：
[0022]图1显示为现有的一种GGNMOS结构的版图结构示意图；
[0023]图2显示为本专利技术实施例的一种GGNMOS结构的版图结构示意图；
[0024]图3显示为图2对应结构的俯视图；
[0025]图4显示为本专利技术实施例的另一种GGNMOS结构的俯视图。
具体实施方式
[0026]以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有
这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0027]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0028]除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0029]在本专利技术的描述中，需要理解的是，术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GGNMOS结构，其特征在于，所述GGNMOS结构为多叉指并联版图结构，包括：P型衬底，所述P型衬底中形成有N+有源区；位于所述N+有源区中的梳齿状的源极区和漏极区、位于所述P型衬底上表面且设置于所述源极区和漏极区之间的栅极结构、位于所述P型衬底中在所述栅极结构两侧的轻掺杂漏区、覆盖部分所述栅极结构和所述漏极区的SAB硅化层；形成于所述漏极区中的P型离子注入区，所述P型离子注入区与所述漏极区之间设有隔离结构；以及位于所述N+有源区外围的P+保护环。2.根据权利要求1所述的GGNMOS结构，其特征在于，所述P型离子注入区处于所述漏极区的中间位置。3.根据权利要求1所述的GGNMOS结构，其特征在于，所述P型离子注入区的上表面与漏极区的上表面齐平。4.根据权利要求1所述的...

【专利技术属性】
技术研发人员：范炜盛，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：