电子器件及其制造方法技术

本文提供了一种电子器件及其制造方法，该电子器件包括半导体存储器，该半导体存储器包括：存储单元；保护层，其沿存储单元的轮廓来设置；缓冲层，其介于存储单元的至少一部分侧壁与保护层之间，其中，缓冲层与保护层包括氮化硅，以及其中，保护层的密度大于缓冲层的密度。保护层的密度大于缓冲层的密度。保护层的密度大于缓冲层的密度。

【技术实现步骤摘要】
电子器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月14日提交的申请号为10
‑
2021
‑
0076570的韩国专利申请的优先权，其全部内容通过引用整体合并于此。


[0003]本专利文件涉及存储电路或存储器件及其在电子器件或系统中的应用。

技术介绍

[0004]近来，随着电子设备趋向于小型化、低功耗、高性能、多功能等，在本领域中已要求能够在诸如计算机、便携式通信设备等的各种电子设备中储存信息的半导体器件，并且已经对这些半导体器件进行了研究。这样的半导体器件包括可以利用根据所施加的电压或电流而在不同电阻状态之间切换的特性来储存数据的半导体器件，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝(E
‑
fuse)等。

技术实现思路

[0005]本专利文件中公开的技术包括电子器件及其制造方法的各种实施例，该电子器件包括能够改善存储单元的特性以及防止存储单元倾斜的半导体存储器。
[0006]在一个实施例中，一种电子器件包括半导体存储器，该半导体存储器包括：存储单元；保护层，其沿该存储单元的轮廓来设置；和缓冲层，其介于该存储单元的至少一部分侧壁与该保护层之间，其中，该缓冲层与该保护层包括氮化硅，以及其中，该保护层的密度大于该缓冲层的密度。
[0007]在另一个实施例中，一种用于制造包括半导体存储器的电子器件的方法包括：在衬底之上形成存储单元；在该存储单元的至少一部分侧壁之上形成缓冲层；以及沿其上形成有该缓冲层的该存储单元的轮廓来形成保护层，其中，该缓冲层和该保护层包括氮化硅，以及其中，该保护层的密度大于该缓冲层的密度。
附图说明
[0008]图1是示出根据本公开的实施例的存储器件的剖视图。
[0009]图2示出了根据本公开的实施例的形成缓冲层的工艺的一个循环。
[0010]图3A至图3E是示出通过重复图2的循环N次来形成缓冲层的工艺的剖视图。
[0011]图4是示出根据本公开的另一实施例的存储器件的剖视图。
[0012]图5是示出根据本公开的又一实施例的存储器件的剖视图。
[0013]图6示出了基于所公开的技术实施存储电路的微处理器的配置图。
[0014]图7示出了基于所公开的技术实施存储电路的处理器的配置图。
[0015]图8示出了基于所公开的技术实施存储电路的系统的配置图。
[0016]图9示出了基于所公开的技术实施存储电路的存储系统的配置图。
具体实施方式
[0017]以下，将参考附图详细描述本公开的各种实施例。
[0018]附图不必按比例绘制。在某些情况下，附图中至少某些结构的比例可以被夸大以便清楚地说明所描述实施例的某些特征。在附图或说明中呈现多层结构中具有两个或多个层的特定示例时，如图所示的这些层的相对位置关系或排列这些层的顺序反映了所描述或图示的示例的特定实施方式，并且不同的相对定位关系或布置这些层的不同顺序是可能的。此外，所描述或图示的多层结构示例可以不反映该特定多层结构中存在的所有层(例如，一个或更多个附加层可以存在于两个图示层之间)。作为具体示例，当所描述或图示的多层结构中的第一层被称为在第二层“上”或“之上”或在衬底“上”或“之上”时，第一层可以被直接形成在第二层或衬底上，但也可以表示第一层与第二层或衬底之间可以存在一个或更多个其他中间层的结构。
[0019]图1是示出根据本公开的实施例的存储器件的剖视图。
[0020]参考图1，存储器件可以包括：衬底100、设置在衬底100之上的存储单元110、设置在存储单元110之上的保护层130以及介于保护层130与存储单元110之间的缓冲层120。
[0021]衬底100可以包括诸如硅的半导体材料。可以在衬底100中形成所需的下部结构(未示出)。例如，衬底100可以包括驱动电路(未示出)以驱动存储单元110。
[0022]存储单元110可以具有柱形状和储存数据的功能。例如，存储单元110可以包括可变电阻元件，该可变电阻元件根据经由其上端和下端施加的电压或电流通过在不同电阻状态之间切换来储存不同的数据。此外，例如，存储单元110可以包括具有下电极层111、选择元件层113、中间电极层115、可变电阻层117和上电极层119的多层结构。
[0023]下电极层111和上电极层119可以分别位于存储单元110的下端和上端以传输存储单元110的操作所需的电压或电流。中间电极层115可以介于选择元件层113和可变电阻层117之间，并且可以起到电连接选择元件层113与可变电阻层117同时将它们彼此物理分离的作用。下电极层111、中间电极层115和上电极层119中的一个或更多个可以包括各种导电材料(包括：诸如铂(Pt)、钨(W)、铝(Al)、铜的(Cu)或钽(Ta)的金属，诸如氮化钛(TiN)或氮化钽(TaN)的金属氮化物，以及它们的组合)中的一种。可替代地，下电极层111、中间电极层115和上电极层119中的一个或更多个可以包括碳电极。
[0024]选择元件层113可以起到防止在共享线路的存储单元110之间可能发生的电流泄漏的作用。为此，选择元件层113可以具有阈值开关特性，即这样的特性：当施加到其上的电压的幅值小于预定阈值时，阻断或基本上限制流经其上的电流，以及当施加到其上的电压的幅值等于或大于所述阈值时，允许流经其上的电流突然增加。该阈值可以被称为阈值电压。选择元件层113可以基于阈值电压而实现为导通状态或关断状态。选择元件层113可以包括：二极管，诸如硫属化物材料的OTS(双向阈值开关)材料，诸如含金属的硫属化物材料的MIEC(混合离子电子导电)材料，诸如例如NbO2、VO2等的MIT(金属绝缘体转变)材料，或者诸如SiO2、Al2O3等的具有较宽带隙的隧穿绝缘材料。特别地，用作选择元件层113的OTS材料可以包含锗(Ge)、硅(Si)、砷(As)、碲(Te)或其组合，并且还可以包含硒(Se)、硫(S)、碳(C)、氮(N)、铟(In)、或硼(B)等。例如，OTS材料可以包括AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、
AsTeGeSiSbS、AsTeGeSiInP、AsTeGeSi、AsTeGeSiSeNS、AsTeGeSiP、AsTeAsSe、AsGeSe、AsTeGeSe、GeTSe、SeTe、GeTeSe、GeSiCSe、GSiTe、GeSiTePb、GeAsBiTe、或GeAsBiSe等等。
[0025]可变电阻层117可以是在存储单元110中储存数据的部分。为此，可变电阻层117可以具有根据所施加的电压或电流在不同电阻状态之间切换的可变电阻特性。可变电阻层117可以具有单层结构或多层结构，该结构包括用于RRAM、PRAM、MRAM、或FRAM等的材料中的至少一种，即，诸如钙钛矿基氧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子器件，包括半导体存储器，所述半导体存储器包括：存储单元；保护层，其沿所述存储单元的轮廓设置；和缓冲层，其介于所述存储单元的至少一部分侧壁与所述保护层之间，其中，所述缓冲层和所述保护层包括氮化硅，以及其中，所述保护层的密度大于所述缓冲层的密度。2.根据权利要求1所述的电子器件，其中，所述保护层每单位体积的Si
‑
N键的数量大于所述缓冲层每单位体积的Si
‑
N键的数量。3.根据权利要求1所述的电子器件，其中，所述缓冲层和所述保护层具有压缩应力。4.根据权利要求1所述的电子器件，其中，所述缓冲层包括第一氮化硅层至第N氮化硅层的堆叠结构，其中，N是等于或大于2的自然数。5.根据权利要求4所述的电子器件，其中，所述第一氮化硅层至第N氮化硅层中的每一个包括：第一部分，所述第一部分相比于靠近所述保护层而更靠近所述存储单元；和第二部分，所述第二部分相比于靠近所述存储单元而更靠近所述保护层，以及其中，所述第二部分的密度大于所述第一部分的密度。6.根据权利要求5所述的电子器件，其中，所述第二部分的每单位体积的Si
‑
N键的数量大于所述第一部分的每单位体积的Si
‑
N键的数量。7.根据权利要求5所述的电子器件，其中，所述第一部分具有拉伸应力，所述第二部分具有压缩应力。8.根据权利要求5所述的电子器件，其中，所述第二部分的厚度大于所述第一部分的厚度。9.根据权利要求4所述的电子器件，其中，所述第一氮化硅层相比于所述第二氮化硅层至所述第N氮化硅层中的每一个而具有较小的密度，所述第一氮化硅层比所述第二氮化硅层至第N氮化硅层更靠近所述存储单元。10.根据权利要求9所述的电子器件，其中，所述第一氮化硅层的每单位体积的Si
‑
N键的数量小于所述第二氮化硅层至第N氮化硅层中的每一个的每单位体积的Si
‑
N键的数量。11.根据权利要求9所述的电子器件，其中，所述第一氮化硅层具有拉伸应力，以及所述第二氮化硅层至第N氮化硅层中的每一个都具有压缩应力。12.根据权利要求9所述的电子器件，其中，所述第二氮化硅层至第N氮化硅层中的每一个包括：第一部分，所述第一部分相比于靠近所述保护层而更靠近所述存储单元；和第二部分，所述第二部分相比于靠近所述存储单元而更靠近所述保护层，其中，所述第二部分的密度大于所述第一部分的密度，以及其中，所述第一部分的密度与所述第一氮化硅层的密度相同。13.根据权利要求12所述的电子器件，其中，所述第二部分的每单位体积的Si
‑
N键的数量大于所述第一部分的每单位体积的Si
‑
N键的数量，以及其中，所述第一部分的每单位体积的Si
‑
N键的数量与所述第一氮化硅层的每单位体积的Si
‑
N键的数量相同。14.根据权利要求12所述的电子器件，其中，所述第一部分和所述第一氮化硅层具有拉伸应力，以及所述第二部分具有压缩应力。
15.根据权利要求1所述的电子器件，其中，所述存储单元包括：可变电阻层和选择元件层，所述选择元件层设置在所述可变电阻层之上或之下，以及其中，所述缓冲层覆盖所述选择元件层的侧壁。16.根据权利要求15所述的电子器件，其中，所述缓冲层被设置为不覆盖所述可变电阻层的侧壁，以及其中，所述可变电阻层的侧壁与所述保护层直接接触。17.根据权利要求1所述的电子器件，还包括微处理器，所述微处理器包括：控制单元，其从所述微处理器的外...

【专利技术属性】
技术研发人员：林素英，金正树，张根赫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：