耦合系统、晶片以及晶片的制造方法技术方案

一种耦合系统、晶片以及晶片的制造方法，耦合系统包括一光纤，光纤用以载运一光学信号。耦合系统进一步包括一晶片，晶片与光纤光学通信。晶片包括一基材。晶片进一步包括一光栅，光栅在基材的一第一侧上，其中光栅用以接收光学信号。晶片进一步包括一互连结构，互连结构处于在基材的第一侧上的光栅上方，其中互连结构界定与光栅对准的一空腔。晶片进一步包括一第一多晶硅层，第一多晶硅层在基材的一第二侧上，其中基材的第二侧与基材的第一侧对置。置。置。

【技术实现步骤摘要】
耦合系统、晶片以及晶片的制造方法


[0001]本揭露是关于一种耦合系统、晶片以及晶片的制造方法。

技术介绍

[0002]光学光栅可用于在晶片与光纤之间引导光学信号。光学光栅可用于将光学信号自晶片引导至光纤以及将光学信号自光纤引导至晶片。光学光栅能够将晶片有效地耦合至光纤是基于光学信号与光学光栅之间的对准。
[0003]空腔形成于晶片的在光纤与光学光栅之间的层，以便减少通过晶片的多个层的光学信号的信号损失。信号损失由吸收、反射、折射等引起。在形成空腔期间，损害晶片中的波导的过度蚀刻的风险是可能的。另外，电荷在蚀刻制程期间累积在基材中。

技术实现思路

[0004]于一些实施方式中，耦合系统包括一光纤，光纤用以载运一光学信号。耦合系统进一步包括一晶片，晶片与光纤光学通信。晶片包括一基材。晶片进一步包括一光栅，光栅在基材的一第一侧上，其中光栅用以接收光学信号。晶片进一步包括一互连结构，互连结构处于在基材的第一侧上的光栅上方，其中互连结构界定与光栅对准的一空腔。晶片进一步包括一第一多晶硅层，第一多晶硅层在基材的一第二侧上，其中基材的第二侧与基材的第一侧对置。
[0005]于一些实施方式中，晶片包括一基材。晶片进一步包括一波导层，波导层在基材的一第一侧上。晶片进一步包括一光栅，光栅光学连接至波导层。晶片进一步包括一互连结构，互连结构在基材的第一侧上，其中波导层在互连结构与基材之间，且互连结构界定与光栅对准的一空腔。晶片进一步包括一第一多晶硅层，第一多晶硅层处于在基材的第一侧上的光栅上方。晶片进一步包括一第二多晶硅层，第二多晶硅层在基材的一第二侧上，其中第一多晶硅层的最大厚度等于第二多晶硅层的最大厚度。
[0006]于一些实施方式中，晶片的制造方法包括在一基材的一顶表面及一底表面上沉积一第一多晶硅层。方法进一步包括图案化第一多晶硅层以界定一凹部，其中第一多晶硅层将完全自凹部移除。方法进一步包括将掺杂剂布植至基材中以界定一布植区域。方法进一步包括在凹部中沉积一接触蚀刻终止层(contact etch stop layer，CESL)，其中接触蚀刻终止层覆盖布植区域。方法进一步包括图案化接触蚀刻终止层以界定一接触蚀刻终止层区块。方法进一步包括在基材中形成一波导及一光栅。方法进一步包括在波导、光栅及接触蚀刻终止层区块上方形成一互连结构。方法进一步包括蚀刻互连结构以界定与光栅对准的一空腔。
附图说明
[0007]本揭露的态样将在结合附图阅读时自以下详细描述最佳地了解。请注意，根据产业中的标准方法，各种特征未按比例绘制。实际上，为了论述清楚起见，各种特征的尺寸可
任意地增大或减小。
[0008]图1是根据一些实施例的光纤至晶片耦合系统的横截面图；
[0009]图2为根据一些实施例的制造晶片的方法的流程图；
[0010]图3A至图3E为根据一些实施例的晶片在各种制造阶段期间的横截面图；
[0011]图4A至图4G为根据一些实施例的晶片的横截面图；
[0012]图5A至图5E为根据一些实施例的晶片的横截面图；
[0013]图6为根据一些实施例的光栅的透视图；
[0014]图7为根据一些实施例的光栅的横截面图。
[0015]【符号说明】
[0016]100:光纤至晶片耦合系统
[0017]110:光纤
[0018]115:光学信号
[0019]120,300A,300B,300C,300D,300E,400A,400B,400C,400D,400E,400F,400G,500A,500B,500C,500D,500E:晶片
[0020]122,302,402,780:基材
[0021]124,420,520,724:波导层
[0022]126,416,516:层间介电质(ILD)
[0023]128,414,514:蚀刻终止层
[0024]130,440,540:互连结构
[0025]134:导电层
[0026]136,436A,436B,436C,436D,436E,436F,436G,536A,536B,536C,536D,536E:空腔
[0027]140,422,522,600,700:光栅
[0028]150,160,306,350,406,430,530
’
:多晶硅层
[0029]200:方法
[0030]202,204,206,208,210,212,220,230,232,234,240,242,244,246:操作
[0031]304a,404a:顶部氧化物层
[0032]304b,404b:底部氧化物层
[0033]308,412,512:氧化物层
[0034]310:凹部
[0035]312,340:氧化物间隔物
[0036]320:晶体管结构
[0037]322:通道区域
[0038]324:第一S/D区域
[0039]326:第二S/D区域
[0040]328:LDD区域
[0041]330:CESL区块
[0042]332:CESL间隔物
[0043]352:多晶硅间隔物
[0044]408:硅层
[0045]410:布植区域
[0046]430”,530”:分段式多晶硅层
[0047]450:第一互连区段
[0048]455:第二互连区段
[0049]460:接触垫
[0050]470:钝化层
[0051]770:包覆层
[0052]782:第一氧化物层
[0053]790:第一反射层
[0054]792:第二反射层
[0055]A
‑
A,B
‑
B:线
[0056]D1,D2,D3:距离
[0057]tox1,tox1
’
,tox2,tox2
’
:厚度
[0058]wc,wf,wp,ws:宽度
[0059]wo:悬垂宽度
具体实施方式
[0060]以下揭示内容提供用于实施提供的标的的不同特征的许多不同实施例或实例。组件、值、操作、材料、配置或类似者的特定实例将在下文描述以简化本揭露。当然，此等各者仅为实例且不欲为限制性的。其他组件、值、操作、材料、配置或类似者是预期的。举例而言，在随后的描述中的第一特征形成于第二特征上方或上可包括第一特征及第二特征是直接接触地形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间，使得第一特征及第二特征不可直接接触的实施例。另外，本揭露可在各种实例中重复参考数字及/或字母。此重复是出于简单及清楚的目的且本身并不规定论述的各种实施例及/或组态之间的关系。
[0061]此外，为了方便用于描述如诸图中图示的一个元件或特征与另一元件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种耦合系统，其特征在于，包含：一光纤，该光纤用以载运一光学信号；及一晶片，该晶片与该光纤光学通信，其中该晶片包含：一基材；一光栅，该光栅在该基材的一第一侧上，其中该光栅用以接收该光学信号；一互连结构，该互连结构处于在该基材的该第一侧上的该光栅上方，其中该互连结构界定与该光栅对准的一空腔；及一第一多晶硅层，该第一多晶硅层在该基材的一第二侧上，其中该基材的该第二侧与该基材的该第一侧对置。2.如权利要求1所述的耦合系统，其特征在于，该晶片进一步包含在该光栅上方的一第二多晶硅层，其中该第二多晶硅层在该互连结构与该光栅之间。3.如权利要求1所述的耦合系统，其特征在于，该晶片包含在该光栅上方的一氧化物层，且该氧化物层在该光栅与该互连结构之间。4.如权利要求1所述的耦合系统，其特征在于，该空腔暴露该光栅的至少一部分。5.如权利要求1所述的耦合系统，其特征在于，该空腔不能暴露该光栅的任何部分。6.一种晶片，其特征在于，包含：一基材；一波导层，该波导层在该基材的一第一侧上；一光栅，该光栅光学连接至该波导层；一互连结构，该互连结构在该基材的该第一侧上，其中该波导层在该互连结构与该基材之间，且该互连结构界定与该光栅对准的一空腔；一第一多晶硅层，该第一多晶硅层处于在该基材的该第一侧上的该光栅上方；及一第二多晶...

【专利技术属性】
技术研发人员：黄振浩，卢皓彦，许隨赢，李玥瑩，吴建瑩，李建璋，赖佳平，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：