存储器制造技术

本申请实施例提供一种存储器，包括：编码模块，用于根据外部数据线中传输的原始数据生成ECC校验码；判断模块，用于输出第一控制信号；统计模块，用于输出第二控制信号；数据缓冲模块，用于根据第一控制信号，将原始数据传输至第一全局数据线或将原始数据进行翻转后传输至第一全局数据线；并将ECC校验码传输至第二全局数据线；第一写入模块，控制第一全局数据线中的数据传输至第一本地数据线，且基于第三控制信号，判断第一全局数据线中的数据传输至第一本地数据线的过程中是否进行数据翻转；第二写入模块，用于将第二全局数据线的数据传输至第二本地数据线；本申请旨在降低数据传输线路的低功耗和提高数据存储的可靠性等。线路的低功耗和提高数据存储的可靠性等。线路的低功耗和提高数据存储的可靠性等。

【技术实现步骤摘要】
存储器


[0001]本申请涉及半导体电路设计领域，特别涉及一种存储器。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)由于其存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，DRAM技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高，例如DDR5和LPDDR5等。
[0003]而现有具备检错纠错功能(Error Correcting Code，ECC)的存储器数据传输线路在功耗、可靠性等方面仍有改进空间，亟需设计一种能够降低数据传输功耗、提高存储可靠性的ECC存储器，进一步提高现有ECC存储器的综合性能，以面对各种不同应用场景的需求。

技术实现思路

[0004]本申请实施例提供一种存储器，以降低数据传输线路的低功耗和提高数据存储的可靠性等。
[0005]为解决上述技术问题，本申请实施例提供了一种存储器，包括数据存储区和校验码存储区，包括：编码模块，连接外部数据线，用于根据外部数据线中传输的原始数据生成ECC校验码，ECC校验码用于对原始数据在存储过程中发生的错误进行纠正；判断模块，与外部数据线、第一全局数据线连接，用于输出表征原始数据与第一全局数据线当前传输的数据的差异位数是否超过第一预设值的第一控制信号；统计模块，与外部数据线连接，用于输出第二控制信号，第二控制信号用于表征，原始数据中高电平数据所占位数是否超过第二预设值；数据缓冲模块，与编码模块和判断模块连接，用于根据第一控制信号，将原始数据传输至第一全局数据线或将原始数据进行翻转后传输至第一全局数据线；数据缓冲模块还被配置为将ECC校验码传输至第二全局数据线；第一写入模块，连接在第一本地数据线和第一全局数据线之间，控制第一全局数据线中的数据传输至第一本地数据线，且基于第三控制信号，判断第一全局数据线中的数据传输至第一本地数据线的过程中是否进行数据翻转，其中，第三控制信号用于表征第一控制信号的值和第二控制信号的值是否相同；第二写入模块，连接在第二本地数据线和第二全局数据线之间，用于将第二全局数据线的数据传输至第二本地数据线；其中，第一写入模块的驱动能力小于第二写入模块的驱动能力；其中，第一全局数据线、第一本地数据线、第一写入模块与数据存储区对应，第二全局数据线、第二本地数据线、第二写入模块与校验码存储区对应。
[0006]与相关技术相比，通过对比原始数据和第一全局数据线中的数据差异，获取第一控制信号，判断是否进行第一次数据翻转，以降低在数据传输过程中，传输数据线翻转，节省数据传输的功耗；通过对比原始数据中低电平数据和高电平数据的数量，获取第二控制信号，通过第一控制信号和第二控制信号获取第三控制信号，判断第一全局数据线传输至第一本地数据线是否需要进行第二次数据翻转，以保证数据存储和读出的可靠性，并存入
数据存储区；通过获取第二控制信号，判断在读出时是否需要第三次翻转，以保证读出的数据为原始写入存储器的数据；而ECC校验码通过第二全局数据线，以及第二本地数据线直接存进校验码存储区，且通过设置与校验码存储区对应的第二写入模块的驱动能力比与数据存储区对应的第一写入模块的驱动能力，来提高ECC校验码数据的写入速度，进而可以提高整体的读写速度。
[0007]另外，第二控制信号作为标记位数据存入校验码存储区中，以在读出数据的过程中，将第二控制信号读出。
[0008]另外，存储器，还包括：检错模块，用于根据ECC校验码判断原始数据在存储期间是否发生错误，和/或对发生错误的原始数据进行纠错；读出模块，用于根据读出的第二控制信号，控制第一本地数据线的原始数据向后传输时是否需要翻转；若高电平数据所占位数超过第二预设值，则读出模块被配置为将原始数据翻转后最终传输至检错模块；若高电平数据所占位数不超过第二预设值，则读出模块被配置为将原始数据最终传输至检错模块。
[0009]另外，存储器，还包括：第一感测放大器，用于在读操作时对数据存储区所存储的原始数据进行读取，并传输至第一本地数据线；第二感测放大器，用于在读操作时对校验码存储区所存储的ECC校验码、第二控制信号进行读取，并传输至第二本地数据线；其中，第一感测放大器的驱动能力小于第二感测放大器的驱动能力。由于存储在校验码存储区的ECC校验码没有经过高电平的统计，数据可能出现高电平数量高于低电平数量的情况，因此采用驱动能力更强的感测放大器去读取校验码存储区的ECC校验码，来尽量避免校验码存储区的ECC校验码在读取过程中可能发生的错误。
[0010]另外，判断模块包括：检测单元，连接外部数据线和第一全局数据线，并逐位检测外部数据线当前传输的原始数据与第一全局数据线当前传输的数据，若当前位原始数据与当前位第一全局数据线传输的数据不同，则生成第一子控制信号，若当前位原始数据与当前位第一全局数据线传输的数据相同，则生成第二子控制信号；获取单元，连接检测单元，用于获取第一子控制信号和第二子控制信号，若第一子控制信号个数超过第一预设值，则生成第一控制信号，第一预设值为第一子控制信号的数量与第二子控制信号的数量和的预设百分比。
[0011]另外，预设百分比为50％。
[0012]另外，第二预设值为原始数据的位数的50％。
[0013]另外，数据缓冲模块包括：转换模块，用于根据第一控制信号，控制原始数据传输至第一全局数据线时是否需要翻转；若差异位数超过第一预设值，则转换模块被配置为将原始数据翻转后传输至第一全局数据线；若差异位数不超过第一预设值，则转换模块被配置为将原始数据传输至第一全局数据线。
[0014]另外，第一写入模块包括：使能控制模块，用于接收第一控制信号和第二控制信号，并输出用于表征第一控制信号和第二控制信号是否相同的第三控制信号。
[0015]另外，使能控制模块还用于接收写使能信号，若写使能信号为有效电平，则输出用于表征第一控制信号和第二控制信号是否相同的第三控制信号。
[0016]另外，第一本地数据线包括互为差分数据传输线的第一本地数据正线和第二本地数据反线；第一全局数据线中的数据传输至第一本地数据线的过程中进行数据翻转，包括：第一写入模块被配置为将第一全局数据线中的数据翻转后传输至第一本地数据正线，和/
或第一写入模块被配置为将第一全局数据线中的数据传输至第一本地数据反线。通过设置用于传输差分数据的第一本地数据正线和第一本地数据反线，保证本地数据线和全局数据线间数据翻转的稳定性。
[0017]另外，第一写入模块，还包括：包括第一MOS管、第二MOS管和第三MOS管的第一转换电路；第一MOS管的栅极接收第三控制信号，源极连接第一全局数据线，漏极连接第一本地数据正线；第二MOS管的栅极连接第一全局数据线，漏极连接第一本地数据反线，源极连接第三MOS管的漏极；第三MOS管的栅极接收第三控制信号，源极接地。
[0018]另外，第一写入模块，还包括：包括第四MOS管、第五MOS管和第六M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，包括数据存储区和校验码存储区，其特征在于，包括：编码模块，连接外部数据线，用于根据所述外部数据线中传输的原始数据生成ECC校验码，所述ECC校验码用于对原始数据在存储过程中发生的错误进行纠正；判断模块，与外部数据线、第一全局数据线连接，用于输出表征所述原始数据与所述第一全局数据线当前传输的数据的差异位数是否超过第一预设值的第一控制信号；统计模块，与所述外部数据线连接，用于输出第二控制信号，所述第二控制信号用于表征，所述原始数据中高电平数据所占位数是否超过第二预设值；数据缓冲模块，与所述编码模块和所述判断模块连接，用于根据所述第一控制信号，将所述原始数据传输至所述第一全局数据线或将所述原始数据进行翻转后传输至所述第一全局数据线；所述数据缓冲模块还被配置为将所述ECC校验码传输至第二全局数据线；第一写入模块，连接在第一本地数据线和所述第一全局数据线之间，控制所述第一全局数据线中的数据传输至所述第一本地数据线，且基于第三控制信号，判断所述第一全局数据线中的数据传输至所述第一本地数据线的过程中是否进行数据翻转，其中，所述第三控制信号用于表征所述第一控制信号的值和所述第二控制信号的值是否相同；第二写入模块，连接在第二本地数据线和所述第二全局数据线之间，用于将所述第二全局数据线的数据传输至所述第二本地数据线；其中，所述第一写入模块的驱动能力小于所述第二写入模块的驱动能力；其中，所述第一全局数据线、所述第一本地数据线、第一写入模块与所述数据存储区对应，所述第二全局数据线、所述第二本地数据线、第二写入模块与所述校验码存储区对应。2.根据权利要求1所述的存储器，其特征在于，所述第二控制信号作为标记位数据存入所述校验码存储区中，以在读出数据的过程中，将所述第二控制信号读出。3.根据权利要求1所述的存储器，其特征在于，还包括：检错模块，用于根据所述ECC校验码判断所述原始数据在存储期间是否发生错误，和/或对发生错误的所述原始数据进行纠错；读出模块，用于根据读出的所述第二控制信号，控制所述第一本地数据线的所述原始数据向后传输时是否需要翻转；若所述高电平数据所占位数超过所述第二预设值，则所述读出模块被配置为将所述原始数据翻转后最终传输至所述检错模块；若所述高电平数据所占位数不超过所述第二预设值，则所述读出模块被配置为将所述原始数据最终传输至所述检错模块。4.根据权利要求3所述的存储器，其特征在于，还包括：第一感测放大器，用于在读操作时对所述数据存储区所存储的所述原始数据进行读取，并传输至所述第一本地数据线；第二感测放大器，用于在读操作时对所述校验码存储区所存储的所述ECC校验码、所述第二控制信号进行读取，并传输至所述第二本地数据线；其中，所述第一感测放大器的驱动能力小于所述第二感测放大器的驱动能力。5.根据权利要求1所述的存储器，其特征在于，所述判断模块包括：检测单元，连接所述外部数据线和所述第一全局数据线，并逐位检测所述外部数据线当前传输的原始数据与所述第一全局数据线当前传输的数据，若当前位所述原始数据与当前位所述第一全局数据线传输的数据不同，则生成第一子控制信号，若当前位所述原始数
据与当前位所述第一全局数据线传输的数据相同，则生成第二子控制信号；获取单元，连接所述检测单元，用于获取所述第一子控制信号和所述第二子控制信号，若所述第一子控制信号个数超过所述第一预设值，则生成所述第一控制信号，所述第一预设值为所述第一子控制信号的数量与所述第二子控制信号的数量和的预设百分比。6.根据权利要求5所述的存储器，其特征在于，所述预设百分比为50％。7.根据权利要求1所述的存储器，其特征在于，所述第二预设值为所述原始数据的位数的50％。8.根据权利要求1所述的存储器，其特征在于，所述数据缓冲模块包括：转换模块，用于根据第一控制信号，控制所述原始数据传输至所述第一全局数据线时是否需要翻转；若所述差异位数超过所述第一预设值，则所述转换模块被配置为将所述原始数据翻转后传输至所述第一全局数据线；若所述差异位数不超过所述第一预设值，则所述转换模块被配置为将所述原始数据传输至所述第一全局数据线。9.根据权利要求1所述的存储器，其特征在于，所述第一写入模块包括；使能控制模块，用于接收所述第一控制信号和所述第二控制信号，并输出用于表征所述第一控制信号和所述第二控制信号是否相同的所述第三控制信号。10.根据权利要求...

【专利技术属性】
技术研发人员：何军，应战，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：