半导体集成电路和数据处理系统技术方案

本发明专利技术提供一种半导体集成电路，其包括：中央处理单元；外部存储器接口电路；网络接口电路；图像处理单元；和数据压缩单元。图像处理单元响应于来自外部总线的输入执行图像处理，经过专用内部总线耦合至外部存储器接口电路，并且经由专用内部总线将图像数据存储至外部存储器。压缩单元耦合至图像处理单元，并且能够对从图像处理单元提供的图像数据进行压缩。由于专用内部总线与公共内部总线分离，其中图像处理单元经过专用内部总线接收图像信息并将其存储至外部存储器，因此由对来自外部的指令进行响应的图像处理单元进行图像处理的数据不会在公共内部总线上与由来自网络接口电路的指令进行数据处理的数据冲突。

【技术实现步骤摘要】

本专利技术涉及可以用于服务器的远程管理的半导体集成电路，进 一步而言涉及用于实现遵循IPMI (智能平台管理接口 )等的接口功 能的半导体集成电路，并且涉及有效地应用于数据处理系统(诸如 像具有远程管理功能的服务器)的技术。
技术介绍
通常的计算机主板包括主CPU;诸如内存控制中心的北桥； 诸如I/0控制中心的南桥；图形控制器；网络接口控制器；外围输入 输出电路(键盘、鼠标、FDD、 CD-ROM、串行端口、并行端口 、 调制解调器等)；主存储器；以及其他功能部件。作为使用上述主 板的PC服务器中的远程管理功能的一部分，存在这样的功能当操 作诸如远程服务器的远程计算机(下文中，也称作远程机)时，经 由网络发送来自本地计算机(下文中也称为主机)的关于键盘、鼠 标等的操作的信息，然后以类似方式经由网络将屏幕信息(视频信 息)发送到主机，并在屏幕上显示该屏幕信息。在这种情况下，与 键盘和鼠标的数据量相比，视频信息的数据量非常大，因此可以根 据数据传输的网络带宽通过软件或者专用硬件来执行数据压缩功 能，以将所述数据量抑制到不超过实际可传输的数据量。此外，经 过网络传输的数据不仅包括键盘和鼠标数据以及视频信息，而且还 包括所有与远程计算机耦合的外围设备(诸如FDD、调制解调器、CD-ROM、硬盘等)的数据。此外，日本专利公开No. 2004-326737正是描述服务器远程管理 功能的文献的一个实例。IPMI是远程管理的接口规范，其详情可以 乂人Intel的网站http:〃www.intel.com/design/servers/ipmi获4寻。
技术实现思路
通过分别将各自大规模集成的BMC (基板管理控制器)、图形 控制器和数据压缩控制器进行组合，已经在诸如PC、服务器等的计 算机的主板上按照传统方式实现了上述的远程控制功能。在这样的 多芯片配置中，这些多个LSI各自具有数据处理存储器，因此增加 了部件的数量和成本。部件数量的增加还导致装置的安装区域增加， 从而对于实现装置的小型化和高密度安装而言造成了障碍。基于同 样的理由，由于信号有线连接在主板上，在实现高速操作时出现了 电路设计方面的限制，因此对于改善性能而言造成了障碍。然而， 当把BMC、图形控制器和数据压缩控制器集成到一个芯片中时，只 通过将这些器件耦合至公共总线难以获得最大的性能改善。图形控 制器并非仅仅用于远程管理功能，因此需要进行考虑以使得在正常 操作期间BMC的操作将不会增加服务器的负荷等。另外，就BMC 功能性而言，实现与诸如服务器的系统的条件对应的灵活复位功能 也是重要的。本专利技术的一个目的是提供一种半导体集成电路，该半导体集成 电路有助于增加服务器管理的数据传输速率，而不增加正常操作期 间的负荷。本专利技术的另一个目的是提供一种数据处理系统，该数据处理系 统能够实现服务器管理的数据传输速率的增加，而不增加正常工作 期间的负荷。通过该说明书的附图和描述，本专利技术的上述和其他目的及新颖 特征都将变得显而易见。下面将简要描述所述主题申请中公开的本专利技术中典型专利技术的概要。即，与本专利技术相关的半导体集成电路在一个半导体衬底中包括中央处理单元；外部存储器接口电路；网络接口电路；图像处理单 元；和数据压缩单元。图像处理单元响应于来自外部总线的输入来 执行图像处理，图像处理单元通过专用内部总线耦合至外部存储器 接口电路，并且图像处理单元经由专用内部总线将图像数据存储至 外部存储器。压缩单元耦合至图像处理单元，并且能够对从图像处 理单元提供的图像数据进行压缩。根据这种方式，使专用内部总线 与公共内部总线分离，其中图像处理单元通过专用内部总线接收图 像信息并将图像信息存储至外部存储器。由于中央处理单元连同网 络接口电路一起耦合至公共内部总线，并且不需要经由这一公共内 部总线的数据路径被设置成专用内部总线，所以由对来自外部的指 令进行响应的图像处理单元进行图像处理的数提将不会在公共内部 总线上与由来自网络接口电路的指令进行数据处理的数据沖突。由 于这些部件形成一个半导体衬底上，所以公共内部总线和专用内部 总线上的数据传输速率很高。本申请中公开的本专利技术中的典型专利技术简要描述如下。 即，本专利技术可以实现服务器管理的数据传输速率的增加，而不 增加正常操作期间的负荷。附图说明图1示出了作为与本专利技术相关的数据处理设备的PC服务器的主 板的框图；图2示出了 BMC混合型LSI的实例的框图；图3示出了在使用DMAC时用于经由网络向主机输出远程机上 屏幕的图像信息的数据流框图；图4示出了在加密时用于经由网络向主机输出远程机上屏幕的 图像信息的数据流框图；图5示出了在经由网络向主^L输出远程4几上诸如4建盘和鼠标的外围设备的信息时的数据流框图；图6示出了其中在图像处理单元和压缩单元的每个内都提供了 緩冲存储器的BMC混合型LSI的框图；图7示出了第一至第三类型的内部复位信号的含义的说明性视图；图8示出了由中央处理单元执行的针对耦合至公共内部总线的 内部电路的内部复位控制过程的流程图。具体实施方式1.典型实施例首先，将对本申请中公开的本专利技术的典型实施例相关的概述进 行描述。在与典型实施例相关的综述中，以括号引用的附图中的参 考附图标记仅仅示例了包含在具有加括号的附图标记的组成元素的 概念中的元素。[1]与本专利技术典型实施例相关的半导体集成电路(20)在一个半 导体衬底上包括图像处理单元(23)，响应于来自外部总线(15) 的输入执行图像处理；压缩单元(24)，耦合至图像处理单元并能 够压缩图像数据；以及接口单元(25),其可以用于服务器管理。 接口单元包括耦合至公共内部总线(30)的中央处理单元(31)、 外部存储器接口电路(32)以及网络接口电路(33)。外部存储器 接口电路可以耦合至外部存储器(22)。网络接口电路可以耦合至 外部网络控制器(17)。压缩单元耦合至公共内部总线。图像处理 单元通过专用内部总线(37)耦合至外部存储器接口电路，并且图 像处理单元经过专用内部总线将图像数据存储至外部存储器中。压 缩单元能够对从图像处理单元提供的图像数据进行压缩。当上述半导体集成电路被安装在例如服务器上并用于远程管理 时，在经过网络执行远程机上需要的处理并随后经由网络将远程机 的屏幕信息传送至主机的情况下，使专用内部总线与公共内部总线 分离，其中图像处理单元经过专用内部总线来接收图像信息并将其存储至外部存储器。由于中央处理单元连同用于远程管理的网络接 口电路一起耦合至公共内部总线，并且不需要经由公共内部总线的 数据路径被设置成专用内部总线，所以由对来自外部总线的指令进 行响应的图像处理单元进行图形处理的图像数据将不会在公共内部 总线上与用于存储器管理的数据冲突。由于这些部件形成在一个半 导体衬底上，所以公共内部总线和专用内部总线上的数据传输速率缩的緩冲存储器、中央处理单元的工作存储器等，因此存储器可以 被共用。作为 一 个特定的实施例，接口单元包括可以耦合至服务器的外围设备的外围接口电路(40, 41)。为了远程管理的目的，来自外围 电路的监测信息等可以经由网络接口电路容易地传送至主才几。作为另 一特定的实施例，上述半导体集成电路包括耦合至内部 总线的加密和解码电路(43)。这便于保证网络上本文档来自技高网...

【技术保护点】
一种半导体集成电路，所述半导体集成电路在一个半导体衬底中包括：　　　　图像处理单元，所述图像处理单元响应于来自外部总线的输入执行图像处理；　　　　压缩单元，所述压缩单元耦合到所述图像处理单元并能够压缩图像数据；和　　　　接口单元，所述接口单元可以用于服务器管理，　　　　其中所述接口单元包括：　　　　分别耦合至公共内部总线的中央处理单元、外部存储器接口电路和网络接口电路；　　　　其中所述外部存储器接口电路可以耦合至外部存储器，　　　　其中所述网络接口电路可以耦合至外部网络控制器，　　　　其中所述压缩单元耦合至所述公共内部总线，以及　　　　其中所述图像处理单元通过专用内部总线耦合至所述外部存储器接口电路，　　　　其中所述图像处理单元经由所述专用内部总线将图像数据存储至所述外部存储器，以及　　　　其中所述压缩单元能够对从所述图像处理单元提供的所述图像数据进行压缩。

【技术特征摘要】
JP 2007-1-22 2007-0111371.一种半导体集成电路，所述半导体集成电路在一个半导体衬底中包括图像处理单元，所述图像处理单元响应于来自外部总线的输入执行图像处理；压缩单元，所述压缩单元耦合到所述图像处理单元并能够压缩图像数据；和接口单元，所述接口单元可以用于服务器管理，其中所述接口单元包括分别耦合至公共内部总线的中央处理单元、外部存储器接口电路和网络接口电路；其中所述外部存储器接口电路可以耦合至外部存储器，其中所述网络接口电路可以耦合至外部网络控制器，其中所述压缩单元耦合至所述公共内部总线，以及其中所述图像处理单元通过专用内部总线耦合至所述外部存储器接口电路，其中所述图像处理单元经由所述专用内部总线将图像数据存储至所述外部存储器，以及其中所述压缩单元能够对从所述图像处理单元提供的所述图像数据进行压缩。2. 根据权利要求1所述的半导体集成电路，其中所述接口单元 包括可以耦合至服务器的外围设备的外围接口电路。3. 根据权利要求1所述的半导体集成电路，进一步包括耦合至 所述内部总线的加密和解码电路。4. 根据权利要求1所述的半导体集成电路，进一步包括耦合至 所述公共内部总线的直接存储器访问控制器。5. 根据权利要求1所述的半导体集成电路，其中所述图像处理 单元可以耦合至专用的外部緩沖存储器。6. 根据权利要求1所述的半导体集成电路，进一步包括 复位逻辑电路，用于生成提供至所述图像处理单元、所述压缩单元和所述接口单元的第 一至第三内部复位信号，其中所述第 一 内部复位信号指示因外部复位信号中的改变、在第 一寄存器的设置是复位使能时看门狗定时器的超时以及用于第二寄 存器的复位使能的设置中任何 一 个而引起的复位，其中所述第二内部复位信号指示因所述外部复位信号中的改变 或者所述看门狗定时器的超时而引起的复位，以及其中所述第三内部复位信号指示因所述外部复位信号中的改变 而引起的复位。7. —种数据处理系统，包括 主机处理器；耦合至所述主机处理器的北桥；耦合至所述北桥的主存储器；耦合至所述北桥的南桥；接口控制1S...

【专利技术属性】
技术研发人员：恩田道雄，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]