一种半浮栅晶体管的制备方法、半浮栅晶体管及存储器件技术

本申请公开了一种半浮栅晶体管的制备方法、半浮栅晶体管及存储器件，该半浮栅晶体管的制备方法包括：提供基体，在基体的第一表面上设置有栅极绝缘层；在栅极绝缘层上形成第一栅极；去除从第一栅极中露出的部分栅极绝缘层以形成接触窗口；至少在接触窗口位置处形成第二栅极，第一栅极和第二栅极构成半浮栅晶体管的半浮栅层。通过上述方式，可以提高半浮栅晶体管接触窗口最终线宽的一致性。体管接触窗口最终线宽的一致性。体管接触窗口最终线宽的一致性。

【技术实现步骤摘要】
一种半浮栅晶体管的制备方法、半浮栅晶体管及存储器件


[0001]本申请涉及半导体领域，特别是涉及一种半浮栅晶体管的制备方法、半浮栅晶体管及存储器件。

技术介绍

[0002]传统浮栅晶体管电子隧穿于禁带宽度8.9ev的高势垒二氧化硅绝缘介质，而半浮栅隧穿于禁带宽度1.1eV的硅材料内，隧穿势垒大为降低，实现低电压下更快速的数据写入与擦除，满足芯片低功耗需求。
[0003]半浮栅晶体管接触窗口是影响器件数据保存时间的关键因素，目前最终接触窗口的制备工艺包括：经过第一道光刻蚀刻栅极绝缘层以形成线宽较大的接触窗口；在接触窗口内沉积栅极层；通过第二道光刻将接触窗口内的部分栅极层蚀刻去除，剩余的栅极层与接触窗口重合的部分就是最终接触窗口。受这两道光刻工艺套刻精度的影响，不同的最终接触窗口之间的线宽偏差较大，进而会导致由半浮栅晶体管制得的器件的数据保存时间的偏差较大。

技术实现思路

[0004]本申请所主要解决的技术问题是提供一种半浮栅晶体管的制备方法、半浮栅晶体管及存储器件，能够提高半浮栅晶体管接触窗口线宽的一致性。
[0005]为解决上述技术问题，本申请采用的一个技术方案是：提供一种半浮栅晶体管的制备方法，包括：提供基体，在所述基体的第一表面上设置有栅极绝缘层；在所述栅极绝缘层上形成第一栅极；去除从所述第一栅极中露出的部分所述栅极绝缘层以形成接触窗口；至少在所述接触窗口位置处形成第二栅极，所述第一栅极和所述第二栅极构成所述半浮栅晶体管的半浮栅层。
[0006]为解决上述技术问题，本申请采用的另一个技术方案是：提供一种半浮栅晶体管，由前述制备方法制备获得，包括：基体，包含第一表面；栅极绝缘层，位于所述基体的所述第一表面上，设置有至少一个接触窗口，所述基体从所述接触窗口中露出；第一栅极，位于所述栅极绝缘层上；第二栅极，至少部分位于所述接触窗口内，所述第一栅极和所述第二栅极构成所述半浮栅晶体管的半浮栅层。
[0007]为解决上述技术问题，本申请采用的另一个技术方案是：提供一种存储器件，包括上述的半浮栅晶体管。
[0008]区别于现有技术的情况，本申请的有益效果是：该半浮栅晶体管的制备方法包括：提供基体，在基体的第一表面上设置有栅极绝缘层；在栅极绝缘层上形成第一栅极；去除从第一栅极中露出的部分栅极绝缘层以形成接触窗口；至少在接触窗口位置处形成第二栅极，第一栅极和第二栅极构成半浮栅晶体管的半浮栅层。通过上述方式，第二栅极与接触窗口内基体接触的线宽作为最终接触窗口的最终线宽，最终线宽的偏差仅受形成第二栅极的工艺的影响，避免分别对栅极绝缘层和栅极层使用两步光刻而带来的较大工艺误差，提高
了半浮栅晶体管接触窗口线宽的一致性，也提高了半浮栅晶体管制得的器件存储数据时间的一致性。
附图说明
[0009]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
[0010]图1是本申请半浮栅晶体管制备方法一实施方式的流程示意图；
[0011]图2是图1中步骤S101一实施方式的结构示意图；
[0012]图3为图1中步骤S102形成第一栅极材料层的结构示意图；
[0013]图4为步骤S102形成第一栅极的结构示意图；
[0014]图5为图1中步骤S103涂覆光阻后曝光显影后一实施方式的结构示意图；
[0015]图6为图1中步骤S103形成接触窗口一实施方式的结构示意图；
[0016]图7为图1中步骤S104形成第二栅极材料层一实施方式的结构示意图；
[0017]图8为图1步骤S104形成第二栅极一实施方式的结构示意图；
[0018]图9为图1中步骤S104形成第二栅极材料层另一实施方式的结构示意图；
[0019]图10为图1中步骤S104形成第二栅极另一实施方式的结构示意图；
[0020]图11为图8进行后加工形成栅间介质层一实施方式的结构示意图；
[0021]图12为图11的步骤后形成控制栅材料层一实施方式的结构示意图；
[0022]图13为图12的步骤后形成独立分开的半浮栅晶体管一实施方式的结构示意图。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]请参考图1，图1是本申请半浮栅晶体管制备方法一实施方式的流程示意图，该半浮栅晶体管制备方法可以包括以下步骤S101
‑
S104：
[0025]S101：提供基体1，在基体1的第一表面a1上设置有栅极绝缘层2。
[0026]请参考图2，图2为图1中步骤S101一实施方式的结构示意图，该基体1可以包含但不限于应用于半导体的单晶、多晶或者非晶结构的硅材料，可以为晶圆、晶块或者芯片加工过程中间环节的中间产物，可以经过掺杂，也可以未经过掺杂。该基体1可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S
‑
SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)。凹槽H的截面可以为U型、梯形、方形等。栅极绝缘层2可以起到绝缘作用，材料可以包括氧化硅、氮化硅、氮氧化硅、氧化锆等材料中的至少一种，例如为氧化硅。图2中
示出的实施例中，在基体1的第一表面a1上设置有凹槽H，在第一表面a1上和凹槽H的内壁形成有栅极绝缘层2。图2中示出凹槽H为2个，在其他的实施例中，也可以为一个或多个，“多个”即大于或等于2个。每个凹槽可以分别用于形成一个半浮栅晶体管。具有凹槽的半浮栅晶体管可以更好地控制短沟道效应。
[0027]在另一实施例中，也可以不设置凹槽H，形成平面沟道，在基体1的第一表面a1上形成栅极绝缘层2。
[0028]S102：在栅极绝缘层2上形成第一栅极32。
[0029]在一实施例中，请参考图3
‑
图4，图3为图1中步骤S102形成第一栅极材料层的结构示意图，图4为步骤S102形成第一栅极的结构示意图，S102可以包括：(1)在栅极绝缘层2上形成第一栅极材料层31，第一栅极材料层31可以为多晶硅，可以具有第一类掺杂，其形成方法可以包括化学气相沉积、电浆辅助化学气相沉积、物理气相沉积、原子层沉积等，在沉积本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半浮栅晶体管的制备方法，其特征在于，包括：提供基体，在所述基体的第一表面上设置有栅极绝缘层；在所述栅极绝缘层上形成第一栅极；去除从所述第一栅极中露出的部分所述栅极绝缘层以形成接触窗口；至少在所述接触窗口位置处形成第二栅极，所述第一栅极和所述第二栅极构成所述半浮栅晶体管的半浮栅层。2.根据权利要求1所述的制备方法，其特征在于，在所述基体的所述第一表面设置有凹槽，所述凹槽内壁设置有所述栅极绝缘层，所述第一栅极至少填充所述凹槽。3.根据权利要求1所述的制备方法，其特征在于，所述基体从所述接触窗口中露出，所述接触窗口靠近所述第一栅极一侧与所述第一栅极对齐。4.根据权利要求1所述的制备方法，其特征在于，所述至少在所述接触窗口位置处形成第二栅极的步骤包括：在所述栅极绝缘层、所述接触窗口和所述第一栅极上形成第二栅极材料层；对所述第二栅极材料层进行无掩膜刻蚀，直至所述接触窗口内的所述第二栅极的宽度为预设线宽。5.根据权利要求1所述的制备方法，其特征在于，所述半浮栅晶体管的个数为多个，不同所述半浮栅晶体管的所述接触窗口中的所述第二栅极的宽度偏差小于或等于5nm。6.根据权利要求1所述的制备方法，其特征在于，在所述第一栅极远离所述接触窗口的一侧，也形成有所述第二栅极。7.根据权利要求1所述的制备方法，其特征在于，在所述第一栅极指向所述第二栅极的方向上，所述第二栅极远离所述第一栅极的一侧表面为凸弧。8.根据权利要求1
‑
7任一项所述的制备方法，其特征在于，所述至少在所述接触窗口位置处形成第二栅极步骤之后，还包括：...

【专利技术属性】
技术研发人员：龚风丛，曹开玮，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：