半导体装置和包括半导体装置的电子系统制造方法及图纸

提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括：基底，包括单元阵列区域和接触区域；多个栅电极，沿与基底的上表面垂直的第一方向布置在基底上，所述多个栅电极在单元阵列区域和接触区域中延伸；多个沟道结构，在单元阵列区域中在第一方向上穿透所述多个栅电极；多个虚设沟道结构，在接触区域中在第一方向上穿透所述多个栅电极；多个单元栅极接触件，在接触区域中在第一方向上延伸并且各自电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，在所述多个虚设沟道结构上在第一方向上延伸。设沟道结构上在第一方向上延伸。设沟道结构上在第一方向上延伸。

【技术实现步骤摘要】
半导体装置和包括半导体装置的电子系统
[0001]本申请基于在2021年5月18日在韩国知识产权局提交的第10
‑
2021
‑
0064208号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本公开涉及半导体存储器装置。

技术介绍

[0003]近来，随着信息和通信装置的多功能化，对大容量和高集成度的存储器装置的需求已经增加。随着存储器单元的尺寸为了高集成度而减小，包括在存储器装置中以用于存储器装置的操作和电连接的操作电路和/或布线结构也会更加复杂。因此，需要具有优异的电特性的存储器装置，同时改善存储器装置的集成度。

技术实现思路

[0004]专利技术构思提供了一种具有改善的可靠性的半导体装置和包括该半导体装置的存储器系统。
[0005]根据专利技术构思的一个方面，提供了一种半导体装置。所述半导体装置包括：基底，包括单元阵列区域和接触区域；多个栅电极，沿与基底的上表面垂直的第一方向布置在基底上，所述多个栅电极在单元阵列区域和接触区域中延伸；多个沟道结构，在单元阵列区域中在第一方向上穿透所述多个栅电极；多个虚设沟道结构，在接触区域中在第一方向上穿透所述多个栅电极；多个单元栅极接触件，在接触区域中在第一方向上延伸并且各自电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，在所述多个虚设沟道结构上在第一方向上延伸。
[0006]根据专利技术构思的另一方面，提供了一种半导体装置。所述半导体装置包括：多个栅电极，在与基底垂直的第一方向上堆叠在基底上，其中，所述多个栅电极构成台阶结构，在台阶结构中，所述多个栅电极中的第一栅电极比所述多个栅电极中的更远离基底的第二栅电极在与第一方向垂直的第二方向上突出得多；多个虚设沟道结构，在第一方向上穿透台阶结构；多个单元栅极接触件，在台阶结构上在第一方向上延伸，并且每个单元栅极接触件电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，每个虚设接触件在第一方向上延伸并且电连接到所述多个虚设沟道结构中的相应的一个虚设沟道结构。
[0007]根据专利技术构思的另一方面，提供了一种电子系统。所述电子系统包括：主基底；半导体装置，位于主基底上；以及控制器，在主基底上电连接到半导体装置，其中，半导体装置包括：基底，包括单元阵列区域和接触区域；多个栅电极，沿与基底的上表面垂直的第一方向布置在基底上，所述多个栅电极在单元阵列区域和接触区域中延伸；多个沟道结构，在单元阵列区域中在第一方向上穿透所述多个栅电极；多个虚设沟道结构，在接触区域中在第一方向上穿透所述多个栅电极；多个单元栅极接触件，在接触区域中在第一方向上延伸并且各自电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，在所述多
个虚设沟道结构上在第一方向上延伸。
[0008]根据专利技术构思的另一方面，提供了一种制造半导体装置的方法。所述方法包括：在基底上交替地形成多个绝缘层和多个牺牲层；形成多个沟道结构和多个虚设沟道结构，所述多个沟道结构和所述多个虚设沟道结构在与基底的上表面垂直的第一方向上穿透所述多个绝缘层和所述多个牺牲层；去除所述多个牺牲层，并且在去除了所述多个牺牲层的空间中设置多个栅电极；以及形成多个虚设接触件，所述多个虚设接触件接触所述多个虚设沟道结构并且在第一方向上延伸。
附图说明
[0009]根据以下结合附图进行的详细描述，将更清楚地理解专利技术构思的实施例，在附图中：
[0010]图1是示意性地示出根据专利技术构思的实施例的包括半导体装置的电子系统的图；
[0011]图2是示意性地示出根据专利技术构思的实施例的包括半导体装置的电子系统的透视图；
[0012]图3是示意性地示出根据专利技术构思的实施例的半导体封装件的剖视图；
[0013]图4是示意性地示出根据专利技术构思的实施例的半导体封装件的剖视图；
[0014]图5是示出根据实施例的半导体装置的布局图；
[0015]图6A是沿着图5的切割线6A
‑
6A'截取的剖视图；
[0016]图6B是沿着图5的切割线6B
‑
6B'截取的剖视图；
[0017]图7A至图7G是示出根据其他实施例的半导体装置的平面图；
[0018]图8是示出根据实施例的制造半导体装置的方法的流程图；并且
[0019]图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A和图16B是示出根据实施例的制造半导体装置的方法的剖视图。
具体实施方式
[0020]在下文中，将参照附图详细描述专利技术构思的实施例。在附图中，相同的附图标记用于相同的组件，并且可以省略其冗余描述。
[0021]图1是示意性地示出根据专利技术构思的实施例的包括半导体装置1100的电子系统1000的图。
[0022]参照图1，根据专利技术构思的实施例的电子系统1000可以包括半导体装置1100和电连接到半导体装置1100的控制器1200。电子系统1000可以是包括一个或多个半导体装置1100的存储装置或者包括该存储装置的电子装置。例如，电子系统1000可以是包括至少一个半导体装置1100的固态驱动器(SSD)装置、通用串行总线(USB)装置、计算系统、医疗装置或通信装置。
[0023]半导体装置1100可以是非易失性存储器装置。例如，半导体装置1100可以是包括稍后将参照图5至图7G描述的半导体装置100、100a、100b、100c、100d、100e、100f和100g的NAND闪存装置。半导体装置1100可以包括第一结构1100F和位于第一结构1100F上的第二结构1100S。在一些实施例中，第一结构1100F可以设置在第二结构1100S旁边。第一结构1100F可以是包括解码器电路1110、页缓冲器1120和逻辑电路1130的外围电路结构。第二结构
1100S可以是包括多条位线BL、共源极线CSL、多条字线WL、第一栅极上线UL1和第二栅极上线UL2、第一栅极下线LL1和第二栅极下线LL2以及位于多条位线BL与共源极线CSL之间的多个存储器单元串CSTR的存储器单元结构。
[0024]在第二结构1100S中，多个存储器单元串CSTR中的每个可以包括与共源极线CSL相邻的下晶体管LT1和LT2、与位线BL相邻的上晶体管UT1和UT2以及设置在下晶体管LT1和LT2与上晶体管UT1和UT2之间的多个存储器单元晶体管MCT。下晶体管LT1和LT2的数量以及上晶体管UT1和UT2的数量可以根据实施例各种修改。
[0025]在一些实施例中，上晶体管UT1和UT2可以是串选择晶体管，并且下晶体管LT1和LT2可以是地选择晶体管。多条栅极下线LL1和LL2可以分别连接到下晶体管LT1和LT2的栅电极。多条字线WL可以连接到多个存储器单元晶体管MCT的栅电极，并且栅极上线UL1和UL2可以连接到上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：基底，包括单元阵列区域和接触区域；多个栅电极，沿与基底的上表面垂直的第一方向布置在基底上，所述多个栅电极在单元阵列区域和接触区域中延伸；多个沟道结构，在单元阵列区域中在第一方向上穿透所述多个栅电极；多个虚设沟道结构，在接触区域中在第一方向上穿透所述多个栅电极；多个单元栅极接触件，在接触区域中在第一方向上延伸并且各自电连接到所述多个栅电极中的相应的一个栅电极；以及多个虚设接触件，在所述多个虚设沟道结构上在第一方向上延伸。2.根据权利要求1所述的半导体装置，其中，所述多个虚设接触件中的每个虚设接触件与所述多个虚设沟道结构中的相应的一个虚设沟道结构接触。3.根据权利要求1所述的半导体装置，所述半导体装置还包括：上绝缘层，覆盖所述多个虚设接触件的上表面。4.根据权利要求1所述的半导体装置，其中，所述多个虚设接触件的上表面与所述多个单元栅极接触件的上表面共面。5.根据权利要求1所述的半导体装置，其中，所述多个单元栅极接触件中的每个单元栅极接触件位于所述多个虚设接触件中的四个虚设接触件之间，所述四个虚设接触件位于所述多个栅电极中的相应的一个栅电极上。6.根据权利要求1所述的半导体装置，其中，所述多个单元栅极接触件中的每个单元栅极接触件位于由所述多个虚设接触件中的四个虚设接触件限定的正方形的中心处，所述四个虚设接触件位于所述多个栅电极中的相应的一个栅电极上。7.根据权利要求1所述的半导体装置，其中，所述多个虚设接触件中的每个虚设接触件的水平剖面是圆形的。8.根据权利要求1所述的半导体装置，其中，所述多个虚设沟道结构中的每个虚设沟道结构的水平剖面是具有与第二方向平行的长轴的椭圆，第二方向与第一方向垂直。9.根据权利要求8所述的半导体装置，其中，所述多个单元栅极接触件中的每个单元栅极接触件位于所述多个虚设接触件中的两个虚设接触件之间，所述两个虚设接触件位于所述多个栅电极中的相应的一个栅电极上。10.根据权利要求8所述的半导体装置，其中，所述多个虚设接触件中的每个虚设接触件的水平剖面包括具有与第二方向平行的长轴的椭圆形形状。11.根据权利要求1所述的半导体装置，所述半导体装置还包括：多条位线，在单元阵列区域中在与基底的上表面平行的第二方向上延伸，并且与所述多个沟道结构中的至少一些沟道结构竖直地叠置；以及多条字线，每条字线在接触区域中在与基底的上表面平行且不同于第二方向的第三方向上延伸，并且每条字线连接到所述多个单元栅极接触件中的对应的单元栅极接触件，其中，所述多个虚设接触件不与所述多条位线竖直地叠置，并且不与所述多条字线竖直...

【专利技术属性】
技术研发人员：金俊亨，金江旻，严泰敏，李昇珉，黃昌善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：