半导体器件及包括其的数据存储系统技术方案

提供了半导体器件及包括其的数据存储系统。半导体器件可以包括：栅极堆叠，包括与绝缘层交替堆叠的电极层和位于所述电极层和所述绝缘层中的沟道结构；位于所述栅极堆叠上的单元区域绝缘层和上支撑层；以及位于所述栅极堆叠和所述单元区域绝缘层中的分隔区域。分隔区域可以包括位于所述上支撑层中的第一分隔区域和位于所述上支撑层下方的第二分隔区域。第一分隔区域可以包括位于所述上支撑层中的第一区域、位于所述单元区域绝缘层中的第二区域和位于所述电极层中的第三区域。第一分隔区域还可以包括第一弯曲部分和第二弯曲部分，所述第一弯曲部分位于所述第二区域中，所述第二弯曲部分可以高于所述第一弯曲部分和所述沟道结构的最上表面。结构的最上表面。结构的最上表面。

【技术实现步骤摘要】
半导体器件及包括其的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年5月10日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0059834的优先权，该韩国专利申请的公开内容通过引用整体并入本文。


[0003]本专利技术构思涉及半导体器件及包括其的数据存储系统。

技术介绍

[0004]在需要数据存储的数据存储系统中，能够存储大容量数据的半导体器件可能是有益的。因此，正在研究增加半导体器件的数据存储容量的方法。例如，作为增加半导体器件的数据存储容量的方法，已经提出了包括三维布置的存储单元而不是二维布置的存储单元的半导体器件。

技术实现思路

[0005]本专利技术构思的一个方面是提供一种具有提高的集成度和可靠性的半导体器件。
[0006]本专利技术构思的一个方面是提供一种包括具有提高的集成度和可靠性的半导体器件的数据存储系统。
[0007]根据本专利技术构思的一方面，一种半导体器件可以包括：衬底；栅电极层，所述栅电极层沿第一方向彼此间隔地堆叠，所述第一方向可以垂直于所述衬底的上表面；层间绝缘层，所述层间绝缘层与所述栅电极层沿所述第一方向交替堆叠在所述衬底上；沟道结构，所述沟道结构穿过所述栅电极层和所述层间绝缘层，沿所述第一方向延伸，并且包括各自的沟道层；单元区域绝缘层，所述单元区域绝缘层位于所述栅电极层和所述沟道结构上(例如，覆盖所述栅电极层和所述沟道结构)；上支撑层，所述上支撑层被设置在所述单元区域绝缘层上；以及分隔区域，所述分隔区域穿过所述栅电极层、所述层间绝缘层和所述单元区域绝缘层，在所述第一方向和可以垂直于所述第一方向的第二方向上延伸，并且可以在可以垂直于所述第一方向和所述第二方向的第三方向上彼此间隔开。每个所述分隔区域可以包括第一分隔区域和第二分隔区域，所述第一分隔区域还延伸穿过所述上支撑层并且沿所述第一方向延伸，所述第二分隔区域沿所述第一方向延伸到所述上支撑层的下表面上。所述第一分隔区域可以包括穿过所述上支撑层的第一区域、穿过所述单元区域绝缘层的第二区域和穿过所述栅电极层的第三区域。所述第一分隔区域还可以包括第一弯曲部分和第二弯曲部分，所述第一弯曲部分设置在所述第二区域中，所述第二弯曲部分设置在比所述第一弯曲部分高的位置。所述第二弯曲部分可以设置在比所述沟道结构的最上表面的高度高的位置。所述第二分隔区域可以在所述衬底与所述上支撑层的所述下表面之间沿所述第一方向延伸。所述第一弯曲部分可以位于所述衬底与所述第二弯曲部分之间。所述沟道结构的所述最上表面可以位于所述衬底与所述第二弯曲部分之间。
[0008]根据本专利技术构思的一方面，一种半导体器件可以包括：衬底；栅电极层，所述栅电
极层沿第一方向彼此间隔地堆叠，所述第一方向可以垂直于所述衬底的上表面；层间绝缘层，所述层间绝缘层与所述栅电极层沿所述第一方向交替堆叠在所述衬底上；沟道结构，所述沟道结构穿过所述栅电极层和所述层间绝缘层，沿所述第一方向延伸，并且包括各自的沟道层；单元区域绝缘层，所述单元区域绝缘层位于所述栅电极层和所述沟道结构上(例如，覆盖所述栅电极层和所述沟道结构)；以及分隔区域，所述分隔区域穿过所述栅电极层和所述单元区域绝缘层，在所述第一方向和可以垂直于所述第一方向的第二方向上延伸。每个所述分隔区域可以包括第一表面和第二表面，所述第一表面和所述第二表面都可以平行于所述衬底，位于穿过所述单元区域绝缘层的区域中。所述第二表面的高度可以高于所述第一表面的高度。所述第一表面可以位于所述衬底的所述上表面与所述第二表面之间。
[0009]根据本专利技术构思的一方面，一种数据存储系统可以包括：半导体存储设备，包括：衬底，位于所述衬底的一侧的电路元件，在垂直于所述衬底的上表面的第一方向上彼此间隔堆叠的栅电极层，与所述栅电极层沿所述第一方向交替堆叠在所述衬底上的层间绝缘层，穿过所述栅电极层和所述层间绝缘层、沿所述第一方向延伸、并且包括各自的沟道层的沟道结构，位于所述栅电极层和所述沟道结构上(例如，覆盖所述栅电极层和所述沟道结构)的单元区域绝缘层，穿过所述栅电极层和所述层间绝缘层并在所述第一方向和可以垂直于所述第一方向的第二方向上延伸的分隔区域，以及电连接到所述电路元件之一的输入/输出焊盘；以及控制器，所述控制器通过所述输入/输出焊盘电连接到所述半导体存储设备，并且被配置为控制所述半导体存储设备。每个所述分隔区域可以包括第一表面和第二表面，所述第一表面和所述第二表面都可以平行于所述衬底，位于穿过所述单元区域绝缘层的区域中。所述第二表面的高度可以高于所述第一表面的高度。所述第一表面位于所述衬底的所述上表面与所述第二表面之间。
[0010]根据本专利技术构思的一方面，一种制造半导体器件的方法可以包括：通过在衬底上交替堆叠牺牲绝缘层和层间绝缘层来形成堆叠结构；在所述堆叠结构上形成单元区域绝缘层(例如，形成覆盖所述堆叠结构的单元区域绝缘层)；形成穿过所述堆叠结构的沟道结构；形成穿过所述堆叠结构的沟槽，并在所述沟槽中形成(例如，填充)垂直牺牲层；在所述单元区域绝缘层上形成上支撑层；通过使用第一光掩模层在所述沟槽的一部分上蚀刻所述上支撑层来形成第一开口；通过使用第二光掩模层在包括所述第一开口的区域中蚀刻所述上支撑层和所述单元区绝缘层来形成第二开口；去除所述垂直牺牲层和所述牺牲绝缘层，并在去除了所述牺牲绝缘层的空间中形成栅电极层；以及在所述沟槽、所述第一开口和所述第二开口中顺序地形成金属氧化物层、第一分隔绝缘层和第二分隔绝缘层。
附图说明
[0011]将从以下结合附图的详细描述中更清楚地理解本专利技术构思的上述以及其他方面、特征和优点，在附图中：
[0012]图1A和图1B是根据本专利技术构思的示例实施例的半导体器件的示意性俯视图。
[0013]图2A和图2B是根据本专利技术构思的示例实施例的半导体器件的示意性截面图。
[0014]图3是根据本专利技术构思的示例实施例的半导体器件的一部分的放大图。
[0015]图4是根据本专利技术构思的示例实施例的半导体器件的示意性截面图。
[0016]图5是根据本专利技术构思的示例实施例的半导体器件的示意性截面图。
[0017]图6是根据本专利技术构思的示例实施例的半导体器件的示意性截面图。
[0018]图7是根据本专利技术构思的示例实施例的半导体器件的示意性截面图。
[0019]图8是根据本专利技术构思的示例实施例的半导体器件的示意性截面图。
[0020]图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H、图9I和图9J是示出根据本专利技术构思的示例实施例的制造半导体器件的方法的示意性截面图。
[0021]图10是示意性地示出根据本专利技术构思的示例实施例的包括半导体器件的数据存储系统的图。
[0022]图11是示意性地示出根据本专利技术构思的示例实施例的包括半导体器件的数据存储系统的透视图。
[0023]图12是示意性地示出根据本专利技术构思的示例实施例的半导体封装件的截面图。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；栅电极层，所述栅电极层位于所述衬底上并且在垂直于所述衬底的上表面的第一方向上彼此间隔开；层间绝缘层，所述层间绝缘层与所述栅电极层沿所述第一方向交替堆叠在所述衬底上；沟道结构，所述沟道结构延伸穿过所述栅电极层和所述层间绝缘层，沿所述第一方向延伸，并且包括各自的沟道层；单元区域绝缘层，所述单元区域绝缘层位于所述栅电极层和所述沟道结构上；上支撑层，所述上支撑层位于所述单元区域绝缘层上；以及分隔区域，所述分隔区域延伸穿过所述栅电极层、所述层间绝缘层和所述单元区域绝缘层，在所述第一方向和平行于所述衬底的所述上表面的第二方向上延伸，并且在平行于所述衬底的所述上表面的第三方向上彼此间隔开，其中，每个所述分隔区域包括第一分隔区域和第二分隔区域，所述第一分隔区域还延伸穿过所述上支撑层并且沿所述第一方向延伸，所述第二分隔区域在所述衬底与所述上支撑层的下表面之间沿所述第一方向延伸，其中，所述第一分隔区域包括延伸穿过所述上支撑层的第一区域、延伸穿过所述单元区域绝缘层的第二区域和延伸穿过所述栅电极层的第三区域，其中，所述第一分隔区域还包括第一弯曲部分和第二弯曲部分，所述第一弯曲部分位于所述第二区域中，并且所述第一弯曲部分位于所述衬底与所述第二弯曲部分之间，并且其中，所述沟道结构的最上表面位于所述衬底与所述第二弯曲部分之间。2.根据权利要求1所述的半导体器件，其中，所述第一弯曲部分包括平行于所述衬底的所述上表面的第一表面，并且所述第二弯曲部分包括平行于所述衬底的所述上表面的第二表面。3.根据权利要求2所述的半导体器件，其中，所述第一分隔区域在所述第一表面的高度处在所述第三方向上具有第一宽度，并且在所述第二表面的高度处在所述第三方向上具有第二宽度，并且其中，所述第一宽度比所述第二宽度窄。4.根据权利要求2所述的半导体器件，其中，所述第一表面和所述第二表面中的每一者在沿与所述衬底的所述上表面平行的平面截取的截面中具有均匀的宽度。5.根据权利要求4所述的半导体器件，其中，所述第一表面和所述第二表面中的每一者的宽度在50nm至100nm的范围内。6.根据权利要求1所述的半导体器件，其中，所述第二弯曲部分位于所述第二区域中。7.根据权利要求1所述的半导体器件，其中，所述第二弯曲部分位于所述第一区域中。8.根据权利要求1所述的半导体器件，其中，所述第二弯曲部分包括多个第二弯曲部分。9.根据权利要求8所述的半导体器件，其中，所述多个第二弯曲部分中的第一个第二弯曲部分位于所述第一区域中，并且所述多个第二弯曲部分中的第二个第二弯曲部分位于所述第二区域中。
10.根据权利要求1所述的半导体器件，其中，所述第一弯曲部分位于所述衬底与所述沟道结构的所述最上表面之间。11.根据权利要求1所述的半导体器件，其中，每个所述分隔区域还包括：金属氧化物层，所述金属氧化物层限定该分隔区域的侧表面和底表面；第一分隔绝缘层，所述第一分隔绝缘层位于所述金属氧化物层上；以及第二分隔绝缘层，所述第二分隔绝缘层位于所述第一分隔绝缘层上。12.根据权利要求1所述的半导体器件，其中，所述第一分隔区域包括多个第一分隔区域，并且其中，在沿着所述第二方向截取的截面中，所述多个第一分隔区域中的每一个第一分隔区域的最上表面的第一长度与所述多个第一分隔区域中的直接相邻的第一分隔区域的最上表面之间的第二长度的比率在0.8至5.0的范围内。13.一种半导体器件，包括：衬底；栅电极层，所述栅电极层位于所述...

【专利技术属性】
技术研发人员：郑圣勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：