三维存储器及其制作方法以及存储系统技术方案

本公开实施例公开了一种三维存储器及其制作方法以及存储系统，所述制作方法包括：提供基底，在所述基底上形成叠层结构；形成贯穿所述叠层结构的沟道孔，填充所述沟道孔以形成存储单元柱；形成贯穿所述叠层结构的电容孔，填充所述电容孔以形成电容，所述电容与所述叠层结构电隔离；其中，沿着所述电容的径向，所述电容包括：第一电极，围绕所述第一电极的第一介电层和第二电极，所述第一介电层位于所述第一电极和所述第二电极之间；其中，所述存储单元柱与所述基底耦接，所述第二电极与所述基底耦接。耦接。耦接。

【技术实现步骤摘要】
三维存储器及其制作方法以及存储系统


[0001]本公开实施例涉及半导体
，尤其涉及一种三维存储器及其制作方法。

技术介绍

[0002]三维存储器可包括存储阵列以及外围电路(例如，驱动器和逻辑电路等)，外围电路可对存储阵列进行控制，操作存储阵列进行读写或者擦除。
[0003]外围电路中包括有不同的电容，以实现外围电路的各种电性功能，进而对存储阵列进行控制操作。随着存储阵列集成度的提高，外围电路的集成度也需要不断提高以满足对高集成度存储阵列的控制，电容的集成度也需要得到提高。然而，电容往往需要占据外围电路中的一部分区域，从而阻碍了外围电路的缩小以及集成度的提高。因此，如何提高电容的集成度成为亟待解决的问题。

技术实现思路

[0004]根据本公开实施例的第一方面，提供一种三维存储器的制作方法，包括：
[0005]提供基底，在所述基底上形成叠层结构；
[0006]形成贯穿所述叠层结构的沟道孔，填充所述沟道孔以形成存储单元柱；
[0007]形成贯穿所述叠层结构的电容孔，填充所述电容孔以形成电容，所述电容与所述叠层结构电隔离；其中，沿着所述电容的径向，所述电容包括：第一电极，围绕所述第一电极的第一介电层和第二电极，所述第一介电层位于所述第一电极和所述第二电极之间；
[0008]其中，所述存储单元柱与所述基底耦接，所述第二电极与所述基底耦接。
[0009]根据本公开实施例的第二方面，提供一种三维存储器，包括：
[0010]基底；
[0011]堆叠结构，位于所述基底上；
[0012]存储单元柱，贯穿所述堆叠结构，且与所述堆叠结构电隔离；
[0013]电容，贯穿所述堆叠结构，且与所述堆叠结构电隔离；沿着所述电容的径向，所述电容包括：第一电极，围绕所述第一电极的第一介电层和第二电极，所述第一介电层位于所述第一电极和所述第二电极之间；
[0014]所述存储单元柱与所述基底耦接，所述第二电极与所述基底耦接。
[0015]根据本公开实施例的第三方面，提供一种存储系统，包括：
[0016]存储器，包括上述实施例的三维存储器；
[0017]存储器控制器，耦合到所述存储器并且被配置为控制所述存储器。
[0018]本公开实施例，形成贯穿叠层结构的电容孔，填充电容孔以形成电容，电容的第二电极与存储单元柱都与基底耦接。相较于将电容形成于叠层结构以外区域以构成外围电路的制作方法，本公开中的电容与存储单元柱形成于叠层结构中，电容的尺寸以及形成方法不会限制外围电路中其他器件的集成度，提高电容集成度的同时也可保持甚至提高外围电路的集成度。并且，本公开实施例中的电容的第二电极与存储单元柱共同耦接基底，可省略
制作其他电极接触结构的工艺步骤，降低制作成本。
附图说明
[0019]图1是根据本公开实施例示出的一种三维存储器的制作方法的流程示意图；
[0020]图2a至图2h是根据本公开实施例示出的一种三维存储器的制作方法的示意图；
[0021]图3是根据本公开实施例示出的一种具有台阶区的三维存储器的制作方法的示意图；
[0022]图4a和图4b是根据本公开实施例示出的一种电容与存储单元柱的排布示意图；
[0023]图5a和图5b是根据本公开实施例示出的一种电容的制作方法的示意图；
[0024]图6a和图6b是根据本公开实施例示出的另一种电容的制作方法的示意图；
[0025]图7是根据本公开实施例示出的具有两个堆叠的三维存储器的示意图；
[0026]图8是根据本公开实施例示出的另一种三维存储器的示意图；
[0027]图9是根据本公开实施例示出的一种包括有存储器的系统块图；
[0028]图10a是根据本公开实施例示出的一种包括有存储器的存储器卡的示意图；
[0029]图10b是根据本公开实施例示出的一种包括有存储器的固态驱动器(SSD)的示意图；
[0030]图11是根据本公开实施例示出的一种包括有外围电路的存储器的示意图；
[0031]图12是根据本公开实施例示出的一种包括有外围电路的存储器的块图。
具体实施方式
[0032]以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
[0033]在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
[0034]在本公开实施例中，术语“A与B耦接”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B耦接的情形。
[0035]在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
[0036]可以理解的是，本公开中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。“A覆盖B”，也包括其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
[0037]需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
[0038]在三维存储器中，存储阵列和外围电路往往分别设置于基底的不同区域。例如，存储阵列与外围电路可水平并列设置，即外围电路可设置于存储阵列的一侧，外围电路与存储阵列在制作的过程中共用一个基底。或者，存储阵列与外围电路可垂直设置，即存储阵列与外围电路分别形成于不同的基底，之后通过键合工艺使得存储阵列与外围电路形成电信号互联，外围电路可位于存储阵列上部或者下部。
[0039]电容作为外围电路的一部分，往往会和外围电路的其他器件一起制作，所以电容往往会跟随外围电路也布置在存储阵列之外的区域。电容包括第一电极、介电层以及第二电极，介电层将第一电极和第二电极电隔离，第一电极和第二电极可分别施加不同的电压，介电层包括绝缘材料或者气隙。
[0040]相较于外围电路中CMOS晶体管中栅极等部件的尺寸，电容的第一电极、介电层以及第二电极具有更大的尺寸，以获得更大的电极正对面积(第一电极与第二电极重叠的面积)，由此来保持较高电容量以及较高的耐受电压，降低电容被高压击本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括：提供基底，在所述基底上形成叠层结构；形成贯穿所述叠层结构的沟道孔，填充所述沟道孔以形成存储单元柱；形成贯穿所述叠层结构的电容孔，填充所述电容孔以形成电容，所述电容与所述叠层结构电隔离；其中，沿着所述电容的径向，所述电容包括：第一电极，围绕所述第一电极的第一介电层和第二电极，所述第一介电层位于所述第一电极和所述第二电极之间；其中，所述存储单元柱与所述基底耦接，所述第二电极与所述基底耦接。2.根据权利要求1所述的制作方法，其特征在于，所述叠层结构包括核心区和台阶区，所述台阶区位于所述核心区的一端；所述形成贯穿所述叠层结构的电容孔，包括：在所述叠层结构的所述核心区和/或所述台阶区，形成所述电容孔。3.根据权利要求1所述的制作方法，其特征在于，多个所述存储单元柱围绕至少一个所述电容。4.根据权利要求1所述的制作方法，其特征在于，所述电容孔延伸进所述基底中，所述填充所述电容孔以形成电容包括：形成覆盖所述电容孔侧壁和底部的所述第二电极；形成覆盖所述第二电极的第一介电层；填充所述包括所述第二电极和所述第一介电层的所述电容孔，形成第一电极；其中，所述第一电极包括柱状结构。5.根据权利要求4所述的制作方法，其特征在于，在形成所述第二电极前，所述制作方法还包括：在所述电容孔的底部形成导电块，所述导电块与所述基底耦接；所述填充所述电容孔以形成电容包括：填充包括所述导电块的所述电容孔，以形成所述电容；其中，所述第二电极覆盖所述电容孔的侧壁和所述导电块的上表面，所述第二电极与所述导电块耦接。6.根据权利要求4所述的制作方法，其特征在于，所述电容还包括第二介电层和第三介电层；在形成所述第二电极前，所述制作方法还包括：形成覆盖所述电容孔侧壁的第三介电层；形成覆盖所述第三介电层的第二介电层；其中，所述第三介电层的介电常数大于二氧化硅的介电常数。7.根据权利要求1所述的制作方法，其特征在于，所述电容孔和所述沟道孔的形成工艺相同，所述电容孔的直径与所述沟道孔的直径相同。8.根据权利要求1所述的方法，其特征在于，所述制作方法还包括：在所述叠层结构上形成第二个叠层结构；形成贯穿第二个叠层结构的第二个存储单元柱和第二个电容；其中，两个叠层结构中的相互层叠设置的所述电容耦接，两个叠层结构中相互层叠设置的所述存储单元柱耦接。9.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：在所述电容远离所述基底的一侧形成第一导电插塞，所述第一导电插塞与所述第一电极耦接；
在所述第一导电插塞远离所述电容的一侧形成第一互联层，所述第一互联层与所述第一导电插塞和所述存储单元柱耦接。10.根据权利要求1所述的方法，其特征在于，所述制作方法还包括：在所述基底远离所述电容的一侧形成第二导电插塞；其中，所述第二导电插塞贯穿所述基底，且与所述第二电极耦接；在所述第二导电插塞远离所述电容的一侧形成第二互联层，所述第二互联层与所述第二导电插塞耦接。11.一种三维存储器，其特征在于，包括：基底；堆叠结构，位于所述基底上；存储单元柱，贯穿所述堆叠结构；电容，贯穿所述堆叠结构，且与所述堆叠结构电隔离；沿着所述电容的径向，所述电容包括：...

【专利技术属性】
技术研发人员：王博文，王瑜，杜智超，田野，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：