【技术实现步骤摘要】
一种衬底处理方法及系统
[0001]本专利技术涉及等离子体刻蚀领域,具体涉及一种衬底处理方法及系统。
技术介绍
[0002]随着半导体技术的蓬勃发展,芯片的尺寸越做越低,为了保证芯片的质量,对半导体的工艺要求也越来越严格,尺寸缩小是集成电路处理的发展驱动力之一。通过减小尺寸,能够获得成本效益和设备性能的同步提高。正常的一个晶片从硅片到最后的封装需要上千道工艺流程,多重工艺流程在处理过程中产生了不可避免的复杂性,特别是多重图案化技术上。
[0003]在自对准多重图案的制备进程中,通常包含芯刻蚀、间隙壁沉积、间隙蚀刻以及芯拉伸。在上述工艺中,最终特征临界尺寸由间隙壁沉积厚度和间隙壁物理特征来控制,例如线边缘粗糙度和线宽粗糙度。
[0004]利用传统的干法刻蚀工艺进行自对准多重图案的制备,间隙壁蚀刻通常会经受最终间隙壁外形(诸如间隙壁刻面(spacer facet))的变形和关键尺寸差CD的损失。然而,对于整个刻蚀工艺来说,维持间隙壁外形和CD是非常重要的,因为间隙壁外形对于掩膜预算以及最终的自对准多重图案都具有显 ...
【技术保护点】
【技术特征摘要】
1.一种衬底处理方法,其特征在于,包含:在衬底上形成若干个间隔件;相邻的所述间隔件具有第一开口和第二开口,所述第一开口的开口距离小于所述第一开口的底部距离,所述第二开口的开口距离大于所述第二开口的底部距离;通入沉积气体并激发成等离子体;形成聚合物在所述第一开口对应的相邻间隔件表面沉积量小于在所述第二开口对应的相邻间隔件表面沉积量,使所述第二开口的开口距离减小;通入处理气体对衬底进行刻蚀。2.如权利要求1所述的衬底处理方法,其特征在于,所述在衬底上形成若干个间隔件包含:通过对衬底上的核芯层进行等离子体刻蚀形成若干个核芯;在所述核芯上通过化学气相沉积间隔层;通过对核芯和间隔层进行等离子体刻蚀形成间隔件。3.如权利要求1所述的衬底处理方法,其特征在于,所述形成聚合物沉积在间隔件表面包含:所述聚合物沉积的程度与所述间隔件之间的距离成正比。4.如权利要求1所述的衬底处理方法,其特征在于,所述沉积气体包含C
x
H
y
F
z
气体。5.如权利要求1或4所述的衬底处理方法,其特征在于,选用CH3F、CH2F2、C4F6、C4H2F6、C3H2F4、C3F6、C2F4、CHF3和C4F8的一种或多种作为沉积气体。6.如权利要求5所述的衬底处理方法,其特征在于,CH3F气体流量为5
‑
20sccm,和/或,C4F6气体流量为3
‑
12sccm,和/或,C4F8气体流量为5
‑
20sccm,和/或,CH2F2气体流量为5
‑
12sccm,和/或,CHF3气体流量为3
‑
12sccm,和/或,C4H2F6气体流量为3
‑
20sc...
【专利技术属性】
技术研发人员:胡增文,侯剑秋,
申请(专利权)人:中微半导体设备上海股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。