一种衬底处理方法及系统技术方案

本发明专利技术公开了一种衬底处理方法及系统，该方法包含：在衬底上形成若干个间隔件；通入沉积气体并激发成等离子体；形成聚合物沉积在间隔件表面，使相邻间隔件的距离的差值减小；通入处理气体对衬底进行刻蚀。其优点是：该方法通过通入沉积气体并激发成等离子体，进而形成聚合物沉积在间隔件的表面，根据工艺需求使相邻间隔件的距离的差值发生改变，以便后续工艺的刻蚀，提高了晶片良品率，优化了集成电路的制备流程。制备流程。制备流程。

【技术实现步骤摘要】
一种衬底处理方法及系统


[0001]本专利技术涉及等离子体刻蚀领域，具体涉及一种衬底处理方法及系统。

技术介绍

[0002]随着半导体技术的蓬勃发展，芯片的尺寸越做越低，为了保证芯片的质量，对半导体的工艺要求也越来越严格，尺寸缩小是集成电路处理的发展驱动力之一。通过减小尺寸，能够获得成本效益和设备性能的同步提高。正常的一个晶片从硅片到最后的封装需要上千道工艺流程，多重工艺流程在处理过程中产生了不可避免的复杂性，特别是多重图案化技术上。
[0003]在自对准多重图案的制备进程中，通常包含芯刻蚀、间隙壁沉积、间隙蚀刻以及芯拉伸。在上述工艺中，最终特征临界尺寸由间隙壁沉积厚度和间隙壁物理特征来控制，例如线边缘粗糙度和线宽粗糙度。
[0004]利用传统的干法刻蚀工艺进行自对准多重图案的制备，间隙壁蚀刻通常会经受最终间隙壁外形(诸如间隙壁刻面(spacer facet))的变形和关键尺寸差CD的损失。然而，对于整个刻蚀工艺来说，维持间隙壁外形和CD是非常重要的，因为间隙壁外形对于掩膜预算以及最终的自对准多重图案都具有显著影响。
[0005]现有的干法刻蚀工艺中，间隙壁沉积工艺多数会产生间隙壁外形为牛角的间隔件，相邻间隔件之间的距离差值产生差异化，间隔件之间分布不均匀，传统工艺缺乏芯材料和间隙壁材料之间的选择性而造成间隙壁高度损失或间隙件之间的台阶高度差等现象。上述基底间隔件缺陷很容易导致多重图案器件的缺陷，降低产品的生产率，影响集成电路的产量与制备规模等。

技术实现思路

[0006]本专利技术的目的在于提供一种衬底处理方法及系统，该衬底处理方法通过通入沉积气体并激发成等离子体，进而形成聚合物沉积在间隔件的表面，根据工艺需求使相邻间隔件的距离的差值发生改变，以便后续多重图案的刻蚀，提高了产品生产率，优化集成电路的制备流程。
[0007]为了达到上述目的，本专利技术通过以下技术方案实现：
[0008]一种衬底处理方法，包含：
[0009]在衬底上形成若干个间隔件；
[0010]相邻的所述间隔件具有第一开口和第二开口，所述第一开口的开口距离小于该第一开口的底部距离，所述第二开口的开口距离大于该第二开口的底部距离；
[0011]通入沉积气体并激发成等离子体；
[0012]形成聚合物在所述第一开口对应的相邻间隔件表面沉积量小于在所述第二开口对应的相邻间隔件表面沉积量，使所述第二开口的开口距离减小；
[0013]通入处理气体对衬底进行刻蚀。
[0014]可选的，所述在衬底上形成若干个间隔件包含：
[0015]通过对衬底上的核芯层进行等离子体刻蚀形成若干个核芯；
[0016]在所述核芯上通过化学气相沉积间隔层；
[0017]通过对核芯和间隔层进行等离子体刻蚀形成间隔件。
[0018]可选的，所述形成聚合物沉积在间隔件表面包含：
[0019]所述聚合物沉积的程度与所述间隔件之间的距离成正比。
[0020]可选的，所述沉积气体包含C
x
H
y
F
z
气体。
[0021]可选的，选用CH3F、CH2F2、C4F6、C4H2F6、C3H2F4、C3F6、C2F4、CHF3和C4F8的一种或多种作为沉积气体。
[0022]可选的，CH3F气体流量为5
‑
20sccm，和/或，C4F6气体流量为3
‑
12sccm，和/或，C4F8气体流量为5
‑
20sccm，和/或，CH2F2气体流量为5
‑
12sccm，和/或，CHF3气体流量为3
‑
12sccm，和/或，C4H2F6气体流量为3
‑
20sccm，和/或，C3H2F4气体流量为5
‑
12sccm。
[0023]可选的，所述聚合物的沉积时间为5
‑
20秒。
[0024]可选的，所述沉积气体为不含有双键的气体，所述沉积气体中F、H和C含量之间的关系符合(F
‑
H)/C≤2。
[0025]可选的，所述沉积气体为含有双键的气体，包括C4F6、C4H2F6、C3H2F4、C3F6和C2F4的一种或多种作为沉积气体。
[0026]可选的，所述沉积气体还包含惰性气体。
[0027]可选的，所述惰性气体为N2。
[0028]可选的，所述N2气体流量为200
‑
800sccm。
[0029]可选的，所述沉积气体的工作压力范围为40～160mt，射频功率范围为300～1200W，射频频率为60MHz，沉积气体流通时间为5
‑
20s。
[0030]可选的，所述衬底和核芯的材料可以是碳、多晶硅或氧化硅；
[0031]和/或，所述间隔件的材料可以是氧化硅、氮化物或多晶硅。
[0032]可选的，所述第一开口的底部距离等于所述第二开口的底部距离。
[0033]可选的，一种用于衬底处理的系统，包含：
[0034]离子蚀刻室，其被配置成：
[0035]接收具有间隔件的衬底；
[0036]通入沉积气体并激发成等离子体；
[0037]耦合至所述离子蚀刻室的源控制器，所述源控制器被配置成控制在间隔件表面形成聚合物沉积，使相邻间隔件的开口距离的差值减小；
[0038]通入处理气体对衬底进行刻蚀。
[0039]本专利技术与现有技术相比具有以下优点：
[0040]本专利技术的一种衬底处理方法及系统中，该衬底处理方法通过通入沉积气体并激发成等离子体，进而形成聚合物沉积在间隔件的表面，根据工艺需求使相邻间隔件的距离的差值发生改变，以便后续工艺的刻蚀，提高了晶片生产率，优化了集成电路的制备流程。
附图说明
[0041]为了更清楚地说明本专利技术专利实施例的技术方案，下面将对实施例描述所需要使
用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术专利的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]图1为本专利技术的一种衬底处理系统；
[0043]图2为本专利技术的衬底处理方法中在衬底上形成若干个间隔件示意图；
[0044]图3为本专利技术的衬底处理方法中形成聚合物沉积在间隔件表面示意图。
具体实施方式
[0045]为利于了解本专利技术的特征、内容与优点及其所能达成的功效，将本专利技术配合附图，并以实施方式的表达形式详细说明如下，而其中所使用的附图，其主旨仅为示意及辅助说明书之用，未必为本专利技术实施后的真实比例与精准配置，故不应就所附的附图式的比例与配置关系解读、局限本专利技术于实际实施上的权利范围。
[0046]将以对于理解本专利技术最有帮助的方式将各种操作依次描述为多个分立操作。然而，描述的顺序不应被理解为是指这些操作必然是依赖于顺序本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种衬底处理方法，其特征在于，包含：在衬底上形成若干个间隔件；相邻的所述间隔件具有第一开口和第二开口，所述第一开口的开口距离小于所述第一开口的底部距离，所述第二开口的开口距离大于所述第二开口的底部距离；通入沉积气体并激发成等离子体；形成聚合物在所述第一开口对应的相邻间隔件表面沉积量小于在所述第二开口对应的相邻间隔件表面沉积量，使所述第二开口的开口距离减小；通入处理气体对衬底进行刻蚀。2.如权利要求1所述的衬底处理方法，其特征在于，所述在衬底上形成若干个间隔件包含：通过对衬底上的核芯层进行等离子体刻蚀形成若干个核芯；在所述核芯上通过化学气相沉积间隔层；通过对核芯和间隔层进行等离子体刻蚀形成间隔件。3.如权利要求1所述的衬底处理方法，其特征在于，所述形成聚合物沉积在间隔件表面包含：所述聚合物沉积的程度与所述间隔件之间的距离成正比。4.如权利要求1所述的衬底处理方法，其特征在于，所述沉积气体包含C
x
H
y
F
z
气体。5.如权利要求1或4所述的衬底处理方法，其特征在于，选用CH3F、CH2F2、C4F6、C4H2F6、C3H2F4、C3F6、C2F4、CHF3和C4F8的一种或多种作为沉积气体。6.如权利要求5所述的衬底处理方法，其特征在于，CH3F气体流量为5
‑
20sccm，和/或，C4F6气体流量为3
‑
12sccm，和/或，C4F8气体流量为5
‑
20sccm，和/或，CH2F2气体流量为5
‑
12sccm，和/或，CHF3气体流量为3
‑
12sccm，和/或，C4H2F6气体流量为3
‑
20sc...

【专利技术属性】
技术研发人员：胡增文，侯剑秋，
申请(专利权)人：中微半导体设备上海股份有限公司，
类型：发明
国别省市：