氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法技术

提供一种氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法。氧化钒薄膜的刻蚀方法包括：提供包括衬底及氮化硅的基底模块，氮化硅设在衬底上；设掩膜；图形化设光刻胶；采用电感耦合等离子刻蚀利用C/F基气体和Ar气体刻蚀露出的掩膜，以形成浅槽，浅槽底面为氧化钒薄膜的顶面，浅槽侧面为斜面；采用电感耦合等离子刻蚀利用Cl基气体和Ar气体去除暴露的氧化钒薄膜、使浅槽的侧面被刻蚀而更倒地倾斜、直到刻蚀进入氮化硅，以形成刻蚀槽，刻蚀槽底壁由氮化硅构成，刻蚀槽侧壁由氧化钒和氮化硅构成，刻蚀槽的侧壁与经过再刻蚀的侧面连续共面，底壁与侧壁的夹角为65

【技术实现步骤摘要】
氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法


[0001]本公开涉及半导体领域，更具体地涉及一种氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法。

技术介绍

[0002]图1是已知的器件模块100'的示意图。器件模块100'包括基底模块1'。基底模块1'从下往上依次包括衬底11'、二氧化硅层14'、氮化硅12'以及氧化钒薄膜13'。器件模块100'的顶部通过刻蚀形成有刻蚀槽5'。刻蚀槽5'的底壁51由氮化硅12'构成，刻蚀槽5'的侧壁52'由氧化钒构成，刻蚀槽5'的底壁51'和侧壁52'之间的夹角θ'为90
°
左右。
[0003]基于这种器件模块100'的后期使用，需要在刻蚀槽5'中设置各种合适的材料。针对这种底壁51'和侧壁52'的夹角θ'为90
°
左右的情况，设置所需材料在刻蚀槽5'内采用图2所示的填充方式是有利的，但对于镀膜方式(即沉积镀膜方式)的效果较差。
[0004]采用镀膜方式时，镀膜会沿底壁51'和侧壁52'进行。对于刻蚀槽5'比较浅的情况，如图3所示，所镀的膜200'在底壁51'上相对在侧壁52'上均匀性差得很多，所镀的膜200'在底壁51'上甚至不会完全覆盖底壁51'，所镀的膜200'在氧化钒薄膜13'的顶面与侧壁52'的拐角处还会出现鼓包。对于刻蚀槽5'比较深的情况，如图4所示，同样地，所镀的膜200'在氧化钒薄膜13'的顶面与侧壁52'的拐角处会出现鼓包，不同的是，无论是在底壁51'还是在侧壁52'上，所镀的膜200'的均匀性变得更差，所镀的膜200'在底壁51'上不会完全覆盖底壁51'的可能性加剧，所镀的膜200'在底壁51'和侧壁52之间的拐角处会出现空洞(即未镀膜200'不连续、拐角未填满)。采用图3和图4所示的镀膜的器件模块100'会严重采用其的半导体器件的良率、半导体器件的性能以及寿命等。

技术实现思路

[0005]鉴于
技术介绍
中存在的问题，本公开的目的在于提供氧化钒薄膜的刻蚀方法以及半导体器件的镀膜方法，其能够提高对氧化钒薄膜刻蚀形成的刻蚀槽镀膜时所镀的膜的均匀性。
[0006]由此，在一些实施例中，一种氧化钒薄膜的刻蚀方法包括：步骤一，提供基底模块，基底模块包括衬底以及氮化硅，氮化硅设置在衬底上，氧化钒薄膜直接全部覆盖在氮化硅上；步骤二，设置非金属氮化物的掩膜，以使掩膜覆盖整个氧化钒薄膜；步骤三，图形化设置光刻胶，以使光刻胶露出部分的掩膜；步骤四，第一刻蚀，采用电感耦合等离子刻蚀利用C/F基气体和Ar气体刻蚀图案化的光刻胶露出的掩膜，以形成浅槽，浅槽的顶部开口，浅槽的底面为氧化钒薄膜的顶面，浅槽的侧面为斜面；步骤五，第二刻蚀，采用电感耦合等离子刻蚀利用Cl基气体和Ar气体去除暴露在浅槽内的氧化钒薄膜、同时第二刻蚀使浅槽的侧面被刻蚀而更倒地倾斜、直到刻蚀深度进入与氧化钒薄膜相邻的氮化硅的表面下方，以形成刻蚀槽，刻蚀槽的底壁由氮化硅构成，刻蚀槽的侧壁由氧化钒和氧化钒下方的氮化硅构成，刻蚀槽的侧壁与浅槽的经过第二刻蚀的侧面连续共面，刻蚀槽的底壁与刻蚀槽的侧壁的夹角为
65
°
以下；步骤六，将光刻胶去除，以形成器件模块。
[0007]在一些实施例中，在步骤一中，基底模块还包括二氧化硅层，二氧化硅层沿基底模块的堆叠方向直接位于衬底和氮化硅之间。
[0008]在一些实施例中，在步骤一中，氧化钒薄膜的厚度为在步骤二中，掩膜的厚度为非金属氮化物为氮化硅。
[0009]在一些实施例中，在步骤四中，电感耦合等离子刻蚀采用射频源；射频源的上电极的功率为800
‑
1200W，射频源的下电极的功率为120
‑
200W；C/F基气体为CF4和CHF3；CF4的流量为50
‑
90sccm，CHF3的流量为40
‑
60sccm，Ar气体的流量为40
‑
80sccm；CF4、CHF3、Ar在第一刻蚀中形成的压力为8
‑
12mT；第一刻蚀的工艺时间为10
‑
20s。
[0010]在一些实施例中，成为斜面的侧面与氧化钒薄膜的顶面的夹角为75
°
以下。
[0011]在一些实施例中，在步骤四和步骤五中，刻蚀槽的底壁与刻蚀槽的侧壁的夹角为20
‑
60
°
，优选25
‑
45
°
，更优选30
°
。
[0012]在一些实施例中，在步骤五中，刻蚀深度进入与氧化钒薄膜相邻的氮化硅的表面下方
[0013]在一些实施例中，在步骤五中，电感耦合等离子刻蚀采用射频源；
[0014]射频源的上电极的功率为100
‑
400W，射频源的下电极的功率为50
‑
200W；Cl基气体为氯气，氯气的流量为20
‑
200sccm，Ar气体的流量为20
‑
80sccm；氯气和Ar形成在刻蚀中形成的压力为8
‑
14mT。
[0015]在一些实施例中，在步骤五中，第一刻蚀采用的工艺时间通过光谱仪自动抓取；工艺时间采用主刻蚀时间和过刻蚀时间，主刻蚀时间定义为刻蚀过程中形成的刻蚀槽的深度到达氮化硅表面的时间；过刻蚀时间定义为刻蚀过程中刻蚀开始进入与氧化钒薄膜相邻的氮化硅的表面下方直到刻蚀终止的时间；主刻蚀时间为20
‑
30s；过刻蚀时间为主刻蚀时间的20％
‑
40％。
[0016]在一些实施例中，一种半导体器件的镀膜方法包括步骤：在前述氧化钒薄膜的刻蚀方法制备的器件模块的刻蚀槽的底壁、刻蚀槽的侧壁及浅槽的侧面和掩膜的表面上镀膜。
[0017]本公开的有益效果如下：步骤四中形成的浅槽的侧面的斜面将作为步骤五中形成的斜的侧壁的初始导引，步骤五的Cl基气体适用于对氧化钒薄膜刻蚀快但对氧化钒薄膜下方的氮化硅刻蚀慢，因为Cl基气体的带电离子CL
‑
与金属氧化钒反应的速度要比非金属氮化硅的反应速度快，能够慢速地很好地控制过刻蚀氮化硅的量，这同适用于掩膜采用非金属氮化物的情形，由于在步骤五的第二刻蚀过程中，随带的对掩膜的刻蚀将沿着侧面41的斜面向外进行，但是侧面对应的这部分掩膜的表面积与浅槽的底面下方的氧化钒的表面积相比要小，这样提供刻蚀量与刻蚀速度的匹配，能够在第二刻蚀可过中浅槽的侧面被进一步刻蚀而更倒地倾斜、同时这种更倒地倾斜的侧面与刻蚀氧化钒薄膜形成的斜面(即斜的侧壁)共面或基本共面，这种共面性有利于后续镀膜的均匀性。
附图说明
[0018]图1是已知的氧化钒薄膜的刻蚀方法所制备的器件模块的示意图。
[0019]图2是已知的氧化钒薄膜的刻蚀方法所制备的器件模块的刻蚀槽的填充示意图，其中以灰色示出所填充的材料。
[0020]图3是已知的氧化钒薄膜的刻蚀方法所制备的器件模块的刻蚀槽的镀膜的一示意图。
[0021]图4是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氧化钒薄膜的刻蚀方法，其特征在于，包括：步骤一，提供基底模块(1)，基底模块(1)包括衬底(11)以及氮化硅(12)，氮化硅(12)设置在衬底(11)上，氧化钒薄膜(13)直接全部覆盖在氮化硅(12)上；步骤二，设置非金属氮化物的掩膜(2)，以使掩膜(2)覆盖整个氧化钒薄膜(13)；步骤三，图形化设置光刻胶(3)，以使光刻胶(3)露出部分的掩膜(2)；步骤四，第一刻蚀，采用电感耦合等离子(ICP)刻蚀利用C/F基气体和Ar气体刻蚀图案化的光刻胶(3)露出的掩膜(2)，以形成浅槽(4)，浅槽(4)的顶部开口，浅槽(4)的底面为氧化钒薄膜(13)的顶面，浅槽(4)的侧面(41)为斜面；步骤五，第二刻蚀，采用电感耦合等离子刻蚀利用Cl基气体和Ar气体去除暴露在浅槽(4)内的氧化钒薄膜(13)、同时第二刻蚀使浅槽(4)的侧面(41)被刻蚀而更倒地倾斜、直到刻蚀深度进入与氧化钒薄膜(13)相邻的氮化硅(12)的表面下方，以形成刻蚀槽(5)，刻蚀槽(5)的底壁(51)由氮化硅(12)构成，刻蚀槽(5)的侧壁(52)由氧化钒和氧化钒下方的氮化硅(12)构成，刻蚀槽(5)的侧壁(52)与浅槽(4)的经过第二刻蚀的侧面(41)连续共面，刻蚀槽(5)的底壁(51)与刻蚀槽(5)的侧壁(52)的夹角(θ)为65
°
以下；步骤六，将光刻胶(3)去除，以形成器件模块(100)。2.根据权利要求1所述的氧化钒薄膜的刻蚀方法，其特征在于，在步骤一中，基底模块(1)还包括二氧化硅层(14)，二氧化硅层(14)沿基底模块(1)的堆叠方向直接位于衬底(11)和氮化硅(12)之间。3.根据权利要求1所述的氧化钒薄膜的刻蚀方法，其特征在于，在步骤一中，氧化钒薄膜(13)的厚度为在步骤二中，掩膜(2)的厚度为非金属氮化物为氮化硅。4.根据权利要求1所述的氧化钒薄膜的刻蚀方法，其特征在于，在步骤四中，电感耦合等离子刻蚀采用射频源；射频源的上电极的功率为800
‑
1200W，射频源的下电极的功率为120
‑
200W；C/F基气体为CF4和CHF3；CF4的流量为50
‑
90sccm，CHF3的流量为40
‑
60sccm，Ar气体的流量为40
‑
...

【专利技术属性】
技术研发人员：朱景春，李海涛，高玉波，李传峰，
申请(专利权)人：安徽光智科技有限公司，
类型：发明
国别省市：