改善PMOS结构中顶部隔离层扩散的方法技术

本发明专利技术提供一种改善PMOS结构中顶部隔离层扩散的方法，提供衬底，所述衬底上形成有叠层，所述叠层由自下而上叠加的氧化层、高K介质层、第一底部隔离层组成，所述叠层的侧壁形成有侧墙；所述第一底部隔离层上表面的形成有依次叠加U形的第二底部隔离层、第一、二功函数金属层；在所述第二功函数金属层上依次形成多层致密的顶部隔离层；在所述顶部隔离层上形成金属栅。本发明专利技术通过HKMG AL下层TiN多步沉积的方法,增加TiN的致密度,可解决因为Al迁移而影响PMOS组件的电子特性,避免低良率发生。PMOS组件的电子特性,避免低良率发生。PMOS组件的电子特性,避免低良率发生。

【技术实现步骤摘要】
改善PMOS结构中顶部隔离层扩散的方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善PMOS结构中顶部隔离层扩散的方法。

技术介绍

[0002]28nm技术节点的HKMG(高K金属栅)工艺,目前有两种做法：
[0003](1)N/PMOS的金属闸极分次处理work function(功函数金属)层；
[0004](2)减少光罩,先生成PMOS work function层,再长NMOS work function层。
[0005]两种做法皆可完成此工艺,但(2)更具竞争性与提高制程速度。虽然如此,实际运用上,PMOS除了p
‑
type(P型)work function层外,因为制程因素,其上层会覆盖N
‑
type(N型)work function层。透过不同制程环境与温度效应,顶层的Al元素,会迁移至底部。影响PMOS的work function,使组件产生不稳定性与低良率。
[0006]请参阅图1，现有技术中提供衬底101，所述衬底101上形成有叠层，所述叠层由自下而上叠加的氧化层103、高K介质层、第一底部隔离层104组成，所述叠层的侧壁形成有侧墙102；所述第一底部隔离层104上表面的形成有依次叠加U形的第二底部隔离层105、第一、二功函数金属层，氧化层103通常为通过化学气相沉积形成于衬底上的二氧化硅层，之后在所述第二功函数金属层107上依次形成一层顶部隔离层108，但是顶部隔离层108的致密度较差。
[0007]为解决上述问题，需要提出一种新型的改善PMOS结构中顶部隔离层扩散的方法。

技术实现思路

[0008]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种改善PMOS结构中顶部隔离层扩散的方法，用于解决现有技术中先生成PMOS功函数金属层,再长NMOS功函数金属层，PMOS除了p
‑
type(P型)功函数金属层外,因为制程因素,其上层会覆盖N
‑
type(N型)功函数金属层，透过不同制程环境与温度效应,顶层的Al元素,会迁移至底部，影响PMOS的功函数金属层,使组件产生不稳定性与低良率的问题。
[0009]为实现上述目的及其他相关目的，本专利技术提供一种改善PMOS结构中顶部隔离层扩散的方法，包括：
[0010]步骤一、提供衬底，所述衬底上形成有叠层，所述叠层由自下而上叠加的氧化层、高K介质层、第一底部隔离层组成，所述叠层的侧壁形成有侧墙；所述第一底部隔离层上表面的形成有依次叠加U形的第二底部隔离层、第一、二功函数金属层；
[0011]步骤二、在所述第二功函数金属层上依次形成多层致密的顶部隔离层；
[0012]步骤三、在所述顶部隔离层上形成金属栅。
[0013]优选地，步骤一中的所述衬底为硅衬底。
[0014]优选地，步骤一中所述高K介质层的材料为HfO2。
[0015]优选地，步骤一中的所述第一底部隔离层的材料为TiN。
[0016]优选地，步骤一中所述侧墙的材料为二氧化硅或氮化硅。
[0017]优选地，步骤一中所述第二底部隔离层的材料为TaN。
[0018]优选地，步骤一中所述第一功函数金属层的材料为TiN。
[0019]优选地，步骤一中第二功函数金属层的材料为TiAl。
[0020]优选地，步骤二中所述顶部隔离层的材料为TiN。
[0021]优选地，步骤二中在所述第二功函数金属层上依次形成两层致密的顶部隔离层。
[0022]优选地，步骤三中所述金属栅的材料为铝。
[0023]如上所述，本专利技术的改善PMOS结构中顶部隔离层扩散的方法，具有以下有益效果：
[0024]本专利技术通过HKMG AL下层TiN多步沉积的方法,增加TiN的致密度,可解决因为Al迁移而影响PMOS组件的电子特性,避免低良率发生。
附图说明
[0025]图1显示为现有技术的一种高K金属栅结构示意图；
[0026]图2显示为本专利技术的改善PMOS结构中AL扩散的工艺流程示意图；
[0027]图3显示为本专利技术实施例的衬底及其叠层结构示意图；
[0028]图4显示为本专利技术实施例的形成第一层顶部隔离层示意图；
[0029]图5显示为本专利技术实施例的形成第二层顶部隔离层示意图；
[0030]图6显示为本专利技术实施例的形成金属栅示意图；
[0031]图7显示为本专利技术实施例的两层层顶部隔离层致密度示意图。
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0033]请参阅图2，本专利技术提供一种改善PMOS结构中顶部隔离层扩散的方法，包括：
[0034]步骤一、提供衬底101，所述衬底101上形成有叠层，所述叠层由自下而上叠加的氧化层103、高K介质层、第一底部隔离层104组成，所述叠层的侧壁形成有侧墙102；所述第一底部隔离层104上表面的形成有依次叠加U形的第二底部隔离层105、第一、二功函数金属层，氧化层103通常为通过化学气相沉积形成于衬底上的二氧化硅层；
[0035]在本专利技术的实施方式中，步骤一中的所述衬底101为硅衬底101，需要说明的是，衬底101也可为本领域技术人员已知的蓝宝石片，有机物，硅衬底101以及形成于其上的外延层等等。
[0036]在本专利技术的实施方式中，步骤一中所述高K介质层的材料为HfO2。
[0037]在本专利技术的实施方式中，步骤一中的所述第一底部隔离层104的材料为TiN，通常可由物理气相沉积的方法形成。
[0038]在本专利技术的实施方式中，步骤一中所述侧墙102的材料为二氧化硅或氮化硅，通常可由化学气相沉积形成。
[0039]在本专利技术的实施方式中，步骤一中所述第二底部隔离层105的材料为TaN，，通常可
由物理气相沉积的方法形成。
[0040]在本专利技术的实施方式中，步骤一中所述第一功函数金属层106的材料为TiN，即P型功函数金属层，通常可由物理气相沉积的方法形成。
[0041]在本专利技术的实施方式中，步骤一中第二功函数金属层107的材料为TiAl，即N型功函数金属层，，通常可由物理气相沉积的方法形成。
[0042]步骤二、在所述第二功函数金属层107上依次形成多层致密的顶部隔离层108，也就说，现就技术中的顶部隔离层108通过一步淀积形成，其致密度较差，通过多次淀积形成的顶部隔离层108，能够增加顶部隔离层108的致密度；
[0043]在本专利技术的实施方式中，步骤二中所述顶部隔离层108的材料为TiN，，通常可由物理气相沉积的方法形成。
[0044]在本专利技术的实施方式中，步骤二中在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善PMOS结构中顶部隔离层扩散的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有叠层，所述叠层由自下而上叠加的氧化层、高K介质层、第一底部隔离层组成，所述叠层的侧壁形成有侧墙；所述第一底部隔离层上表面的形成有依次叠加U形的第二底部隔离层、第一、二功函数金属层；步骤二、在所述第二功函数金属层上依次形成多层致密的顶部隔离层；步骤三、在所述顶部隔离层上形成金属栅。2.根据权利要求1所述的改善PMOS结构中顶部隔离层扩散的方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的改善PMOS结构中顶部隔离层扩散的方法，其特征在于：步骤一中所述高K介质层的材料为HfO2。4.根据权利要求1所述的改善PMOS结构中顶部隔离层扩散的方法，其特征在于：步骤一中的所述第一底部隔离层的材料为TiN。5.根据权利要求1所述的改善PMOS结构中顶部隔离层扩散的方法...

【专利技术属性】
技术研发人员：陈未英，李昆鸿，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：