改善PMOSAC性能的方法技术

本发明专利技术提供一种改善PMOS AC性能的方法，提供衬底，在衬底上形成有源区，有源区上形成有多个栅极结构以及形成与两栅极结构之间的外延层，栅极结构的侧壁形成有用于刻蚀保护的侧墙结构，外延层与栅极结构间形成有用于刻蚀保护的叠层；刻蚀去除叠层，用以形成凹槽；在衬底上形成覆盖栅极结构、外延层的低K介质层，使得低K介质层填充凹槽；在低K介质层上形成第一侧墙；刻蚀第一侧墙至目标厚度。本发明专利技术是将栅极与外延层间的填充层由：SIN层、氧化层、SiN层变成氮化硅层和氧化层，降低介质K值，改善了器件的AC性能。件的AC性能。件的AC性能。

【技术实现步骤摘要】
改善PMOS AC性能的方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善PMOS AC性能的方法。

技术介绍

[0002]对于PMOS,SiGe(嵌入式锗硅工艺)通过对沟道产生压应力可以显著提高器件性能。
[0003]在当前的工艺中,请参阅图1，栅极与SiGe外延层的空间中的填充层是SIN层、氧化层、SiN层(SiGe外延层的硬掩膜层)，由于K(SiN)>K(oxide),SiGe硬掩膜层的存在会对AC(交流)电容产生负向作用。
[0004]为解决上述问题，需要提出一种新型的改善PMOS AC性能的方法。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种改善PMOS AC性能的方法，用于解决现有技术中在当前的工艺中,栅极与SiGe外延层的空间中的填充层是SIN层、氧化层、SiN层，由于K(SiN)>K(oxide),SiGe硬掩膜层的存在会对AC(交流)电容产生负向作用的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种改善PMOS AC性能的方法包括：
[0007]步骤一、提供衬底，在所述衬底上形成有源区，所述有源区上形成有多个栅极结构以及形成与两所述栅极结构之间的外延层，所述栅极结构的侧壁形成有用于刻蚀保护的侧墙结构，所述外延层与所述栅极结构间形成有用于刻蚀保护的叠层；
[0008]步骤二、刻蚀去除所述叠层，用以形成凹槽；
[0009]步骤三、在所述衬底上形成覆盖所述栅极结构、所述外延层的低K介质层，使得所述低K介质层填充所述凹槽；
[0010]步骤四、在所述低K介质层上形成第一侧墙；
[0011]步骤五、刻蚀所述第一侧墙至目标厚度。
[0012]优选地，步骤一中的所述衬底为硅衬底。
[0013]优选地，步骤一中的所述外延层为锗硅外延层。
[0014]优选地，步骤一中的所述栅极结构由自下而上依次堆叠的多晶硅层、ONO层和栅极绝缘层组成。
[0015]优选地，步骤一中所述叠层由自下而上依次堆叠的第一氮化硅层、氧化层、第二氮化硅层组成。
[0016]优选地，步骤一中的所述侧墙结构包括第二、三侧墙结构。
[0017]优选地，步骤一中的所述第二侧墙的材料为二氧化硅。
[0018]优选地，步骤一中所述第三侧墙的结构为氮化硅。
[0019]优选地，步骤二中以湿法刻蚀的方法刻蚀所述叠层，使得所述第二氮化硅层去除。
[0020]优选地，步骤三中的所述低K介质层的材料为二氧化硅。
[0021]优选地，步骤四中所述第一侧墙的材料为氮化硅。
[0022]优选地，步骤五中所述刻蚀的方法为干法刻蚀。
[0023]如上所述，本专利技术的改善PMOS AC性能的方法，具有以下有益效果：
[0024]本专利技术是将栅极与外延层间的填充层由：SIN层、氧化层、SiN层变成氮化硅层和氧化层，降低介质K值，改善了器件的AC性能。
附图说明
[0025]图1显示为现有技术的PMOS锗硅外延层结构示意图；
[0026]图2显示为本专利技术的刻蚀栅极与外延层间的填充层示意图；
[0027]图3显示为本专利技术的形成低K介质层示意图；
[0028]图4显示为本专利技术的形成侧墙示意图；
[0029]图5显示为本专利技术的继续刻蚀侧墙调节其厚度示意图；
[0030]图6显示为本专利技术的工艺流程示意图。
具体实施方式
[0031]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0032]请参阅图6，本专利技术提供一种改善PMOS AC性能的方法包括：
[0033]步骤一，请参阅图1，提供衬底101，在衬底101上形成有源区102，有源区102上形成有多个栅极结构103以及形成与两栅极结构103之间的外延层110，栅极结构103的侧壁形成有用于刻蚀保护的侧墙结构，外延层110与栅极结构103间形成有用于刻蚀保护的叠层，在进行外延层110工艺前，对NMOS的地方需要采用氧化物或氮化物的保护层，然后在显影后，对PMOS进行硅衬底101的刻蚀和残留聚合物的去除，具体地，可在衬底101上形成一层氮化硅层，之后刻蚀打开PMOS区域部分的氮化硅层以定义外延层110的形成区域，之后通过刻蚀、淀积形成外延层110，其中侧墙结构、叠层为刻蚀过程中的保护层；
[0034]在本专利技术的实施方式中，步骤一中的衬底101为硅衬底101。
[0035]在本专利技术的实施方式中，步骤一中的外延层110为锗硅外延层110，COMS工艺流程中的嵌入式锗硅使用选择性锗硅工艺，在进行选择性锗硅工艺前，对NMOS的地方需要采用氧化物或氮化物的保护层，然后在显影后，对PMOS进行硅衬底101的刻蚀和残留聚合物的去除。
[0036]在本专利技术的实施方式中，步骤一中的栅极结构103由自下而上依次堆叠的多晶硅层、ONO层(氧化层、氮化层、氧化层)和栅极绝缘层106组成，栅极绝缘层106的材料为氮化硅或二氧化硅。
[0037]在本专利技术的实施方式中，步骤一中的侧墙结构包括第二、三侧墙结构。
[0038]在本专利技术的实施方式中，步骤一中的第二侧墙104的材料为二氧化硅，通常可由化学气相沉积的方法形成。
[0039]在本专利技术的实施方式中，步骤一中第三侧墙105的结构为氮化硅，通常可由化学气
相沉积的方法形成。
[0040]在本专利技术的实施方式中，步骤一中叠层由自下而上依次堆叠的第一氮化硅层107、氧化层108、第二氮化硅层109组成。
[0041]步骤二，请参阅图2，刻蚀去除叠层，用以形成凹槽，即刻蚀去除K值较高的叠层，为之后形成K值较低的介质层预留空间；
[0042]在本专利技术的实施方式中，步骤二中以湿法刻蚀的方法刻蚀叠层，使得叠层去除，即将自下而上依次堆叠的第一氮化硅层107、氧化层108、第二氮化硅层109依次刻蚀去除。
[0043]步骤三，请参阅图3，在衬底101上形成覆盖栅极结构103、外延层110的低K介质层111，使得低K介质层111填充凹槽；
[0044]在本专利技术的实施方式中，步骤三中的低K介质层111的材料为二氧化硅，通常可由化学气相沉积的方法形成。
[0045]步骤四，请参阅图4，在低K介质层111上形成第一侧墙112；
[0046]在本专利技术的实施方式中，步骤四中第一侧墙112的材料为氮化硅。
[0047]步骤五，请参阅图5，刻蚀裸露的低K介质层111至目标厚度，即通过刻蚀形成的第一侧墙112，其关键尺寸应控制在所需的范围内。
[0048]在本专利技术的实施方式中，步骤五中刻蚀的方法为干法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善PMOS AC性能的方法，其特征在于，至少包括：步骤一、提供衬底，在所述衬底上形成有源区，所述有源区上形成有多个栅极结构以及形成与两所述栅极结构之间的外延层，所述栅极结构的侧壁形成有用于刻蚀保护的侧墙结构，所述外延层与所述栅极结构间形成有用于刻蚀保护的叠层；步骤二、刻蚀去除所述叠层，用以形成凹槽；步骤三、在所述衬底上形成覆盖所述栅极结构、所述外延层的低K介质层，使得所述低K介质层填充所述凹槽；步骤四、在所述低K介质层上形成第一侧墙；步骤五、刻蚀所述第一侧墙至目标厚度。2.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求2所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述外延层为锗硅外延层。4.根据权利要求1所述的改善PMOS AC性能的方法，其特征在于：步骤一中的所述栅极结构由自下而上依次堆叠的多晶硅层、ONO层和栅极绝缘层组成。5.根据权利要求1所述的改善PMO...

【专利技术属性】
技术研发人员：苏莎，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：