一种高压JFET器件及其制备方法技术

本发明专利技术公开了高压JFET器件，包括在衬底上形成第一阱区、第二阱区和第三阱区，在第二阱区、第三阱区内形成第一分压环、第二分压环和第三分压环，场氧化层包括第一部分、第二部分和第三部分，第一部分连接第一分压环，第二部分和第三部分连接第二分压环，第三部分连接第三分压环，在第三部分形成与第三分压环一一对应的多晶场板、第一注入区上形成体区、第二注入区上形成源极、第三注入区上并与多晶场板连接的栅极、及远离栅极并连接第三部分和第二阱区的漏极。还提供高压JFET器件制备方法，多晶场板可以消除第三分压环对应的第三部分的表面的峰值电场，增强器件的耐压能力，未额外增加制备成本，提高了高压启动器件工作可靠性。提高了高压启动器件工作可靠性。提高了高压启动器件工作可靠性。

【技术实现步骤摘要】
一种高压JFET器件及其制备方法


[0001]本专利技术涉及半导体集成电路设计及制造领域，具体涉及一种高压JFET器件及其制备方法。

技术介绍

[0002]在AC/DC开关电源应用领域中，控制器芯片需要一个启动电路为其提供开启所需要的电压。在传统应用中，启动电路是从整流桥输出端串接一个大电阻到控制器芯片的电源端，整流桥的输出端通过大电阻给控制器芯片的旁路电容充电，当电容电压达到控制器芯片的启动电压之后，控制器芯片启动工作，输出开关脉冲信号给开关管，开关的功率管开始开关动作，而输出的电压或者电流将反馈到控制器芯片的端口，通过调节控制开关时间，达到使输出电压或者电流稳定的目的，启动完成之后，控制器芯片电源端所需要的能量主要由辅助绕阻来提供。而传统控制器芯片的电路启动之后，控制器外部的启动电路的电阻仍然持续消耗一定的能量，从而一定程度上影响了电源管理系统的整体效率。
[0003]解决上述存在问题的方法主要有两个，第一个方法是增大启动电阻的阻值，降低控制芯片的启动电流，从而减小启动电路的损耗。采用方法一，增大启动电阻的阻值后，启动电容的充电时间也随着增加，从而使得系统的启动时间延长。第二个方法是通过集成高压JFET或者耗尽型高压MOS增加高压启动电路，完成启动后通过控制电路将高压JFET或者耗尽性MOS管关断，阻止其正常工作时的因启动电阻持续漏电造成的能源损耗。必须要在正常的中低压控制芯片中单芯片集成高压JFET 器件，而因为高压器件所采用的制造工艺远比中低压器件的制造工艺复杂，从而增加了制造成本。
专利技术内容
[0004]有鉴于此，本专利技术需要解决的技术问题为如何以最低的成本在中低压的控制电路芯片中集成一种500V以上耐压的高压JFET器件，且此器件的夹断电压Vp可灵活调整，满足各种电源管理启动电路的需求，具体采用以下技术方案来实现。
[0005]第一方面，本专利技术提供了一种高压JFET器件，包括：第一导电类型的衬底；形成在所述衬底上的第一导电类型的第一阱区，间隔形成在所述衬底上的第二导电类型的第二阱区，位于所述第二阱区之间的第二导电类型的第三阱区；形成在所述第一阱区的上表面的第一分压环、形成在所述第二阱区的上表面的第二分压环、以及形成在所述第三阱区的上表面的第三分压环；间隔形成在所述第一阱区、所述第二阱区和所述第三阱区的场氧化层，所述场氧化层包括与所述第一分压环连接的第一部分、与所述第二分压环连接的第二部分、以及连接所述第二分压环和所述第三分压环的第三部分，间隔形成在所述第三部分上并与所述第三分压环一一对应设置的多晶场板；形成在所述第一阱区、所述第一分压环上与所述第一部分连接的第一导电类型的
第一注入区，形成在所述第二阱区并位于所述第一部分和所述第二部分之间的第二导电类型的第二注入区，以及位于所述第二部分与所述第三部分之间并与所述第二阱区连接的第一导电类型的第三注入区；形成在所述第一注入区的上表面的体区、形成在所述第二注入区的上表面的源极、形成在所述第三注入区的上表面并与所述多晶场板连接的栅极、以及远离所述栅极并连接至所述第三部分和所述第二阱区的漏极。
[0006]作为上述技术方案的进一步改进，所述高压JFET器件还包括：介质层，形成在所述第一部分、所述第二部分、所述第三部分上并覆盖所述多晶场板上；接触孔，贯穿所述介质层分别与所述第一注入区、所述第二注入区、所述第三注入区和所述第二阱区连接。
[0007]作为上述技术方案的进一步改进，所述第一阱区的掺杂浓度大于所述第三阱区的掺杂浓度，所述第三分压环、所述第一分压环和所述第二分压环的结深依次增大。
[0008]第二方面，本专利技术还提供了一种高压JFET器件的制备方法，包括以下具体步骤：提供第一导电类型的衬底；在所述衬底上形成第一导电类型的第一阱区，所述衬底上间隔形成第二导电类型的第二阱区，形成位于所述第二阱区之间的第二导电类型的第三阱区；在所述第一阱区的上表面形成第一分压环、所述第二阱区的上表面形成第二分压环、以及所述第三阱区的上表面形成第三分压环；所述第一阱区、所述第二阱区和所述第三阱区上制备形成间隔排列的场氧化层，所述场氧化层包括与所述第一分压环连接的第一部分、与所述第二分压环连接的第二部分、以及连接所述第二分压环和所述第三分压环的第三部分，在所述第三部分上并与所述第三分压环一一对应设置的多晶场板；在所述第一阱区、所述第一分压环上形成与所述第一部分连接的第一导电类型的第一注入区，在所述第二阱区并位于所述第一部分和所述第二部分之间形成第二导电类型的第二注入区，以及位于所述第二部分与所述第三部分之间并与所述第二阱区连接的第一导电类型的第三注入区；在所述第一注入区的上表面形成体区、在所述第二注入区的上表面形成源极、在所述第三注入区的上表面形成与所述多晶场板连接的栅极、以及远离所述栅极并连接至所述第三部分和所述第二阱区的漏极。
[0009]作为上述技术方案的进一步改进，在形成第一阱区之后，包括：在所述第一阱区的上表面涂覆光刻胶和所述衬底上间隔涂覆光刻胶；采用干法刻蚀技术在所述衬底上刻蚀并注入第二导电类型离子，去除光刻胶并进行高温推进形成所述第二阱区和所述第三阱区。
[0010]作为上述技术方案的进一步改进，形成第二阱区和第三阱区之后，包括：先在第一阱区、第二阱区和第三阱区上涂覆光刻胶进行有源区的光刻刻蚀，再进行分压环的离子注入，最后形成第一分压环、第二分压环和第三分压环；去除光刻胶进行场区氧化，形成第一部分、第二部分和第三部分。
[0011]作为上述技术方案的进一步改进，注入杂质为BF2，注入剂量在5E13
‑
2E14 之间，
第一导电类型为P型，第二导电类型为N型。
[0012]作为上述技术方案的进一步改进，第三阱区的掺杂浓度小于第二阱区的掺杂浓度，第二阱区的结深为2~4微米，第三阱区的结深为1.5~2.8微米。
[0013]作为上述技术方案的进一步改进，在第三部分沉积多晶硅并进行多晶硅的光刻刻蚀，形成与第三分压环一一对应的多晶场板，多晶场板的结深在3~5微米之间。
[0014]作为上述技术方案的进一步改进，在所述第一注入区的上表面形成体区之前，包括：介质层生长并进行接触孔的光刻刻蚀，并在接触孔内和介质层上生长金属，对金属进行光刻刻蚀形成体区、源极、栅极和漏极。
[0015]与现有技术相比，本专利技术提供了一种高压JFET器件及其制备方法，具有以下有益效果：通过在衬底上形成第一阱区、第二阱区和第三阱区，第一阱区与第二阱区的导电类型不同，第二阱区和第三阱区的导电类型相同，第二阱区的掺杂浓度大于第三阱区，使得第三阱区对应的漂移区更容易被耗尽，从而提升了高压JFET器件的耐压性能。在第二阱区、第三阱区内形成第一分压环、第二分压环和第三分压环，场氧化层包括第一部分、第二部分和第三部分，第一部分连接第一分压环，第二部分和第三部分连接第二分压环，第三部分连接第三分压环，在第三部分形成与第三分压环一一对应的多晶场板，多晶场板可以消除第三分压环对应的第三部分的表面的峰值电场，同时增强了高压J本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压JFET器件，其特征在于，包括：第一导电类型的衬底；形成在所述衬底上的第一导电类型的第一阱区，间隔形成在所述衬底上的第二导电类型的第二阱区，位于所述第二阱区之间的第二导电类型的第三阱区；形成在所述第一阱区的上表面的第一分压环、形成在所述第二阱区的上表面的第二分压环、以及形成在所述第三阱区的上表面的第三分压环；间隔形成在所述第一阱区、所述第二阱区和所述第三阱区的场氧化层，所述场氧化层包括与所述第一分压环连接的第一部分、与所述第二分压环连接的第二部分、以及连接所述第二分压环和所述第三分压环的第三部分，间隔形成在所述第三部分上并与所述第三分压环一一对应设置的多晶场板；形成在所述第一阱区、所述第一分压环上与所述第一部分连接的第一导电类型的第一注入区，形成在所述第二阱区并位于所述第一部分和所述第二部分之间的第二导电类型的第二注入区，以及位于所述第二部分与所述第三部分之间并与所述第二阱区连接的第一导电类型的第三注入区；形成在所述第一注入区的上表面的体区、形成在所述第二注入区的上表面的源极、形成在所述第三注入区的上表面并与所述多晶场板连接的栅极、以及远离所述栅极并连接至所述第三部分和所述第二阱区的漏极。2.根据权利要求1所述的高压JFET器件，其特征在于，还包括;介质层，形成在所述第一部分、所述第二部分、所述第三部分上并覆盖所述多晶场板上；接触孔，贯穿所述介质层分别与所述第一注入区、所述第二注入区、所述第三注入区和所述第二阱区连接。3.根据权利要求1所述的高压JFET器件，其特征在于，所述第一阱区的掺杂浓度大于所述第三阱区的掺杂浓度，所述第三分压环、所述第一分压环和所述第二分压环的结深依次增大。4.一种高压JFET器件的制备方法，其特征在于，包括以下具体步骤：提供第一导电类型的衬底；在所述衬底上形成第一导电类型的第一阱区，所述衬底上间隔形成第二导电类型的第二阱区，形成位于所述第二阱区之间的第二导电类型的第三阱区；在所述第一阱区的上表面形成第一分压环、所述第二阱区的上表面形成第二分压环、以及所述第三阱区的上表面形成第三分压环；所述第一阱区、所述第二阱区和所述第三阱区上制备形成间隔排列的场氧化层，所述场氧化层包括与所述第一分压环连接的第一部分、与所述第二分压环连接...

【专利技术属性】
技术研发人员：顾岚雁，林河北，解维虎，梅小杰，
申请(专利权)人：东莞市金誉半导体有限公司，
类型：发明
国别省市：