一种一致性测试系统技术方案

本申请实施例公开了一种一致性测试系统。所述系统与待测试的芯片相连，该芯片具有第一芯片端口和第二芯片端口，所述系统包括：存储器；信号传输电路，与存储器相连，信号传输电路具有第一发送端口和第一接收端口，其中第一发送端口与第一芯片端口相连，用于发送测试信号；第一接收端口，与第二芯片端口相连，用于接收待测信号；近端测试电路和远端测试电路，均用于将从第一芯片端口接收的信号输出至第二芯片端口；第一开关器件，用于控制第一芯片端口的一端可切换地与近端测试电路的接收端口和远端测试电路的接收端口相连；第二开关器件，用于控制第二芯片端口的一端可切换地与近端测试电路的发送端口和远端测试电路的发送端口相连。端口相连。端口相连。

【技术实现步骤摘要】
一种一致性测试系统


[0001]本申请实施例涉及芯片测试领域，尤指一种一致性测试系统。

技术介绍

[0002]高速串行计算机扩展总线(Peripheral Component Interconnect express，PCIe)作为一种高速总线在计算机、服务器、交换机、路由器等设备中得到了广泛应用。为了保证设计的一致性，需要对PCIe的接收通道和接收器进行验证，压力眼图测试是针对串行总线接收链路及接收器一致性的重要测试方法，现有技术中，测试步骤可以分解成三个步骤：自动测试机(Automatic Test Equipment，ATE)产生一致性测试向量(Compliance Pattern)提供给芯片进行测试，芯片内部状态机设置PCIe接口进入环回模式，ATE机台捕获输出信号与预期向量比对。
[0003]基于PCIe接口的芯片利用PCIe环回模式实现一致性测试，且，可以在没有远程接收器的情况下利用环回模式进行测试，即近端模拟的环回测试，也可以在有远程接收器的情况下实现环回测试，即远端模拟的环回测试，现有技术都是基于测量仪器的测量方案,测试效率比较低，无法满足芯片自动化测试的需求。

技术实现思路

[0004]为了解决上述任一技术问题，本申请实施例提供了一种一致性测试系统，与待测试的芯片相连，该芯片具有第一芯片端口和第二芯片端口，所述系统包括存储器、信号传输电路、近端测试电路、远端测试电路、第一开关器件和第二开关器件；其中：
[0005]所述存储器，用于存储测试信号；
[0006]所述信号传输电路，与所述存储器相连，所述信号传输电路具有第一发送端口和第一接收端口，其中所述第一发送端口与所述第一芯片端口相连，用于发送所述测试信号；所述第一接收端口，与所述第二芯片端口相连，用于接收所述芯片对所述测试信号的接收结果，得到待测信号；
[0007]所述近端测试电路和所述远端测试电路，均用于将从所述第一芯片端口接收的信号输出至所述第二芯片端口；
[0008]所述第一开关器件，用于控制所述第一芯片端口的一端可切换地与所述近端测试电路的接收端口和所述远端测试电路的接收端口相连；
[0009]所述第二开关器件，用于控制所述第二芯片端口的一端可切换地与所述近端测试电路的发送端口和所述远端测试电路的发送端口相连。
[0010]上述技术方案具有如下优点或有益效果：
[0011]利用第一开关器件控制第一芯片端口可切换地与所述近端测试电路的接收端口和所述远端测试电路的接收端口相连，以及，利用第二开关器件控制第二芯片端口可切换地与所述近端测试电路的发送端口和所述远端测试电路的发送端口，能够有选择地控制芯片执行近端模拟或远端模拟的环回测试，提高芯片测试效率。
[0012]本申请实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
[0013]附图用来提供对本申请实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请实施例的实施例一起用于解释本申请实施例的技术方案，并不构成对本申请实施例技术方案的限制。
[0014]图1为本申请实施例提供的一致性测试系统的第一示意图；
[0015]图2为图1所示系统的第二示意图；
[0016]图3为图1所示系统的第二示意图；
[0017]图4(a)为本申请实施例提供的近端模拟的环回测试示意图；
[0018]图4(b)为本申请实施例提供的远端模拟的环回测试示意图；
[0019]图5为图1所示系统的第四示意图；
[0020]图6为本申请应用实例提供的一致性测试系统的示意图。
具体实施方式
[0021]为使本申请实施例的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请实施例的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请实施例中的实施例及实施例中的特征可以相互任意组合。
[0022]图1为本申请实施例提供的一致性测试系统的第一示意图。如图1所示，该系统与待测试的芯片相连，其中，该芯片具有第一芯片端口和第二芯片端口；该系统包括存储器、信号传输电路、近端测试电路、远端测试电路和开关控制电路；其中：
[0023]该存储器和该信号传输电路可以集成于ATE。
[0024]该存储器可以预先存储一致性测试信号，用于为与该存储器相连的信号传输电路提供测试信号。
[0025]该信号传输电路具有第一发送端口和第二芯片端口，其中该第一发送端口用于发送该测试信号；该第二芯片端口用于接收该芯片对该测试信号的接收结果，得到待测信号；
[0026]具体的，该信号传输电路可以通过第一发送端口将测试信号输出，实现一致性测试信号的输出，再通过第一接收端口得到芯片对该测试信号的接收结果，实现测试结果的接收，从而完成对芯片的一致性测试中信号的采集。
[0027]在执行芯片的一致性测试时，2种不同环回回路拓扑连接是不同的，为了在同一块测试载板上实现对2种不同环回拓扑的一致性测试，需要一致性测试系统进行设计扩展，以满足不同的测试需要。
[0028]具体的，该第一芯片端口的一端与该第一发送端口相连，该第一芯片端口的另一端可切换地与该近端测试电路的接收端口和该远端测试电路的接收端口相连，用于将从该第一发送端口接收的信号输出至该近端测试电路或该远端测试电路的接收端口。
[0029]通过控制第一芯片端口可切换地与该近端测试电路的接收端口和该远端测试电路的接收端口相连，可以有选择地控制芯片输出的信号进入近端模拟或远端模拟的环回测
试。
[0030]具体的，该第二芯片端口的一端与该第一接收端口相连，该第二芯片端口的另一端可切换地与该近端测试电路的发送端口和该远端测试电路的发送端口相连，用于将该近端测试电路或该远端测试电路的发送接收的信号输出至该第一接收端口；
[0031]通过控制第二芯片端口可切换地与该近端测试电路的发送端口和该远端测试电路的发送端口，可以有选择地控制从进入近端模拟或远端模拟的环回测试输出的信号作为芯片的待测信号。
[0032]近端测试电路和远端测试电路均用于将从该第一芯片端口接收的信号输出至该第二芯片端口，实现信号的环回。区别在于，所述近端测试电路和远端测试电路中第一芯片端口接收的信号的距离不同。具体的，近端测试电路未设置有接收器，远端测试电路设置有接收器，该接收器用于对芯片输出的信号进行接收，并将接收后的信号输出至第二芯片端口。
[0033]图2为图1所示系统的第二示意图。如图2所示，该第一开关器件具有一个第一端和两个第二端，该第一开关器件的第一端与该第一芯片端口相连，该第一开关器件的一第二端与该近端测试电路的接收端口相连，该第一开关器件的另一第二端与该远端测试电路的接收端口相连，用于第一开关器件的第一端与该第一开关器件的一第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种一致性测试系统，其特征在于，与待测试的芯片相连，该芯片具有第一芯片端口和第二芯片端口，所述系统包括：存储器，用于存储测试信号；信号传输电路，与所述存储器相连，所述信号传输电路具有第一发送端口和第一接收端口，其中所述第一发送端口与所述第一芯片端口相连，用于发送所述测试信号；所述第一接收端口，与所述第二芯片端口相连，用于接收所述芯片对所述测试信号的接收结果，得到待测信号；近端测试电路和远端测试电路，均用于将从所述第一芯片端口接收的信号输出至所述第二芯片端口，其中所述近端测试电路和远端测试电路中第一芯片端口接收的信号的距离不同；第一开关器件，用于控制所述第一芯片端口的一端可切换地与所述近端测试电路的接收端口和所述远端测试电路的接收端口相连；第二开关器件，用于控制所述第二芯片端口的一端可切换地与所述近端测试电路的发送端口和所述远端测试电路的发送端口相连。2.根据权利要求1所述的系统，其特征在于：所述第一开关器件，所述第一开关器件具有一个第一端和两个第二端，所述第一开关器件的第一端与所述第一芯片端口相连，所述第一开关器件的一第二端与所述近端测试电路的接收端口相连，所述第一开关器件的另一第二端与所述远端测试电路的接收端口相连，用于第一开关器件的第一端与所述第一开关器件的第二端是否处于导通状态；所述第二开关器件，所述第二开关器件具有一个第一端和两个第二端，所述第一开关器件的第一端与所述第二芯片端口相连，所述第一开关器件的一第二端与所述近端测试电路的发送端口相连，所述第二开关器件的另一第二端与所述远端测试电路的...

【专利技术属性】
技术研发人员：陈良权，
申请(专利权)人：合肥大唐存储科技有限公司，
类型：新型
国别省市：