用于多芯片模块的封装结构制造技术

本公开提供一种用于多芯片模块的封装结构，其包括：多个芯片和多个引脚，其中，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口。多个引脚用于将多个芯片的多种类型的接口连接到封装结构外部的器件。其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。连接到封装结构外部的器件。连接到封装结构外部的器件。

【技术实现步骤摘要】
用于多芯片模块的封装结构


[0001]本公开设计芯片的封装
，具体地涉及一种用于多芯片模块的封装结构。

技术介绍

[0002]随着芯片技术的快速发展，对于芯片的各种要求也一直在持续增长，尤其是对于芯片成本的要求。众所周知，芯片的成本很大程度上受到芯片尺寸的限制，而对于芯片尺寸，芯片设计和封装则是重要的影响因素。
[0003]近年来，为了提高芯片的整体的良率及降低成本，出现了将多个小尺寸的芯片或管芯(Die)封装在一起的技术。将大尺寸的芯片设计为多个小尺寸的芯片具有可以简化设计、降低大尺寸芯片设计或制作的失误而带来的损失、提高良率等优点，但对于多个小尺寸芯片而言，必然地增加了一些芯片间连接、测试等的工作。芯片间连接、测试等同样会增加芯片封装所需的尺寸，因此，如何减小多芯片场景下的整体的尺寸是目前亟需解决的技术问题。

技术实现思路

[0004]为了解决现有技术中由于多芯片连接、测试等带来的芯片整体尺寸增加的技术问题，本公开提供了用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，共用同一引脚，从而减少芯片封装时所需的引脚数量，进而减少芯片的整体面积并降低成本。
[0005]本公开至少一个实施例提供一种用于多芯片模块的封装结构，包括：多个芯片，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口；和多个引脚，用于将多个芯片的多种类型的接口连接到封装结构外部的器件，其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。
[0006]例如，在本公开一实施例提供的封装结构中，至少两个芯片通过第一引脚分时连接到封装结构外部的器件，封装结构外部的器件为一个或多个器件。
[0007]例如，在本公开一实施例提供的封装结构中，对于多个芯片中至少一部分芯片中的每个芯片，芯片还包括第一电路，第一电路用于结合封装结构外部的器件，对芯片进行预设操作。
[0008]例如，在本公开一实施例提供的封装结构中，第一电路为校准电路，在封装结构外部的器件为校准电阻，校准电路结合校准电阻，对芯片进行校准操作，以调整芯片的接口的等效电阻值。
[0009]例如，在本公开一实施例提供的封装结构中，第一引脚将至少两个芯片分时连接到同一个校准电阻；多个芯片中的不同芯片的第一接口具有相同类型时，多个芯片各自通过一个第一引脚同时连接取值相同的不同校准电阻，或者多个芯片通过仅一个第一引脚分时连接同一个校准电阻。
[0010]例如，在本公开一实施例提供的封装结构中，多个芯片通过仅一个第一引脚分时连接同一个校准电阻时，多个芯片对应的多个第一电路根据预设顺序依次连接同一个校准电阻并按照预设顺序进行校准操作。
[0011]例如，在本公开一实施例提供的封装结构中，校准电路包括：可调电阻，用于根据控制信号调整芯片的相应接口的等效电阻值；比较器，与可调电阻及校准电阻连接，用于将等效电阻值与校准电阻之间的电压值与参考电压信号进行比较，得到比较结果；和控制器，用于在接收到进行校准操作的指示信号时，获取比较结果，并根据比较结果生成控制信号。
[0012]例如，在本公开一实施例提供的封装结构中，第一电路为测试电路，测试电路结合封装结构外部的器件，对芯片进行测试操作，以检测芯片的故障情况。
[0013]例如，在本公开一实施例提供的封装结构中，测试电路包括：多路复用器，与第一接口连接以及与芯片内的多个通道连接，用于在接收到进行测试操作的指示信号时，接收多个通道的多个测试信号，并将多个测试信号依次输出至第一器件；其中，在多个测试信号中有至少一个测试信号无法被第一器件接收到时，确定测试电路对应的一个芯片处于故障状态。
[0014]例如，在本公开一实施例提供的封装结构中，第一引脚为封装球。
[0015]本公开至少一实施例提供的用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，例如测试或校准接口，每种接口共用同一引脚，每个引脚对应于至少一个芯片，从而减少芯片封装时所需的引脚数量，进而减少芯片的整体面积并降低成本。
附图说明
[0016]为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
[0017]图1为根据本公开的至少一实施例提供的一种用于多芯片模块的封装结构的示意图；
[0018]图2A示出了根据本公开的至少一实施例提供的第一电路为校准电路时的第一电路示意图；
[0019]图2B示出了多个芯片中的校准电路通过同一引脚连接到外部的器件的示意图；
[0020]图3A示出了根据本公开的至少一实施例提供的第一电路为测试电路时的第一电路示意图；
[0021]图3B示出了根据本公开的至少一实施例提供的多个芯片中的测试电路通过同一引脚连接到第一器件的示意图。
具体实施方式
[0022]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0023]除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并
不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0024]本公开至少一个实施例提供一种用于多芯片模块的封装结构，包括：多个芯片，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口；和多个引脚，用于将多个芯片的多种类型的接口连接到封装结构外部的器件，其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。
[0025]本公开提供的用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，例如测试或校准接口，每种接口共用同一引脚，每个引脚对应于至少一个芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于多芯片模块的封装结构，包括：多个芯片，所述多个芯片包括多种类型的接口，并且所述多个芯片中的每个芯片包括至少一种类型的接口，所述多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中所述多种类型的接口为包括用于测试和校准的接口；和多个引脚，用于将所述多个芯片的所述多种类型的接口连接到所述封装结构外部的器件，其中，所述多个引脚中的第一引脚对应于所述多个芯片中的至少两个芯片，并且用于将所述至少两个芯片所包括的相同类型的接口连接到所述封装结构外部的器件。2.根据权利要求1所述的封装结构，其中，所述至少两个芯片通过所述第一引脚分时连接到所述封装结构外部的器件，所述封装结构外部的器件为一个或多个器件。3.根据权利要求2所述的封装结构，其中，对于所述多个芯片中至少一部分芯片中的每个芯片，所述芯片还包括第一电路，所述第一电路用于结合所述封装结构外部的器件，对所述芯片进行预设操作。4.根据权利要求3所述的封装结构，其中，所述第一电路为校准电路，在所述封装结构外部的器件为校准电阻，所述校准电路结合校准电阻，对所述芯片进行校准操作，以调整所述芯片的接口的等效电阻值。5.根据权利要求4所述的封装结构，其中，所述第一引脚将所述至少两个芯片分时连接到同一个校准电阻；所述多个芯片中的不同芯片的第一接口具有相同类型时，所述多个芯片各自通过一个第一引脚同时连接取值相同...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海壁仞智能科技有限公司，
类型：发明
国别省市：