具有低夹断电压的半导体器件制造技术

公开了一种具有低夹断电压的半导体器件，该半导体器件包括结型场效应晶体管。其中结型场效应晶体管包括半导体衬底，形成于半导体衬底中的第一阱区，第一边缘栅，第二边缘栅，源极和漏极。其中第一边缘栅和第二边缘栅形成于第一阱区中，且第一边缘栅的深度，第二边缘栅的深度和第一阱区的深度相同，其中源极和漏极形成于第一阱区中。成于第一阱区中。成于第一阱区中。

Semiconductor devices with low pinch off voltage

【技术实现步骤摘要】
具有低夹断电压的半导体器件


[0001]本专利技术涉及半导体器件，尤其涉及低夹断电压的结型场效应晶体管及其制作方法。

技术介绍

[0002]结型场效应晶体管因可以耐一定高压以及具有固定的夹断电压而广泛地应用于启动电路或者恒流源电路，目前随着效率的提高，结型场效应晶体管的夹断电压在不断降低。在一些低功耗的恒流源电路中，要求结型场效应晶体管的夹断电压降低到1.2V左右。目前，通常通过改变结型场效应晶体管栅极或者阱区的掺杂浓度来降低夹断电压，这样需要增加额外的掩膜版和工艺步骤，增加了结型场效应晶体管的制造成本。
[0003]因此，需要一种结型场效应晶体管，既不增加掩膜版，也可以降低夹断电压。

技术实现思路

[0004]本专利技术一实施例提出了一种半导体器件，所述半导体器件包括结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底；第一阱区，形成于半导体衬底中；第一边缘栅和第二边缘栅，形成于第一阱区中；以及源极和漏极，形成于第一阱区中。
[0005]本专利技术一实施例提出了一种制作半导体器件的方法，所述方法包括：在半导体衬底上形成第一阱区；采用同一张掩膜版同时形成第一边缘栅，第二边缘栅以及第二阱区，其中第一边缘栅和第二边缘栅在第一阱区内，第一边缘栅的深度，第二边缘栅的深度和第二阱区的深度相同；以及通过离子注入在第一阱区内分别形成结型场效应晶体管的源极和结型场效应晶体管的漏极。
[0006]根据本专利技术提供的结型场效应晶体管，既不增加掩膜版，也可以降低夹断电压，可以进一步提供系统的效率。
附图说明
[0007]为了更好的理解本专利技术，将根据以下附图对本专利技术的实施例进行描述，这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。
[0008]图1给出了根据本专利技术一实施例的结型场效应晶体管100的结构示意图。
[0009]图2给出了图1所示的结型场效应晶体管100的俯视图。
[0010]图3给出了图1所示的结型场效应晶体管100沿图2中AA
’
线的剖面图。
[0011]图4给出了图1所示的结型场效应晶体管100沿图2中BB
’
线的剖面图。
[0012]图5给出了根据本专利技术一实施例的结型场效应晶体管500的结构示意图。
[0013]图6给出了图5所示的结型场效应晶体管500的俯视图。
[0014]图7给出了图5所示的结型场效应晶体管500沿图6中CC
’
线的剖面图。
[0015]图8给出了图5所示的结型场效应晶体管500沿图6中DD
’
线的剖面图。
[0016]图9给出了根据本专利技术一实施例的半导体器件900的剖面示意图。
[0017]图10给出了根据本专利技术一实施例的制作半导体器件的方法1000的流程图。
[0018]不同示意图中的相同的附图标记表示相同或者相似的部分或特征。
具体实施方式
[0019]下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本专利技术。在其它实施例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。
[0020]在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词，均只是为了便于描述，而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各个具用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
[0021]在本说明书中，用“+”和
“‑”
来描述掺杂区的相对浓度，但这并不用于限制掺杂区的浓度范围，也不对掺杂区进行其他方面的限定。例如，下文中描述为N+或者N
‑
的掺杂区，亦可以称为N型掺杂区，描述为P+或者P
‑
的掺杂区，亦可以称为P型掺杂区。
[0022]图1给出了根据本专利技术一实施例的结型场效应晶体管100的结构示意图。结型场效应晶体管100包括：半导体衬底101，具有第一导电类型(例如：图1中示意为P型)；阱区102，具有与所述的第一导电类型相反的第二导电类型(例如：图1中示意为N型)；源极103，具有第二导电类型；漏极104，具有第二导电类型；第一边缘栅105a，具有第一导电类型；以及第二边缘栅105b，具有第一导电类型。在一实施例中，半导体衬底101也称为背栅101。在图1的实施例中，结型场效应晶体管100是N沟道结型场效应晶体管。在图1所示实施例中，第一边缘栅105a和第二边缘栅105b还通过金属互联层耦接在一起，此处为了简明示意，没有示意出金属互联层。在一实施例中，第一边缘栅105a，第二边缘栅105b以及背栅101通过金属互联层耦接在一起。在一实施例中，第一边缘栅105a和第二边缘栅105b的掺杂浓度在1
×
10
17
cm
‑3‑9×
10
17
cm
‑3之间。在一实施例中，阱区102的的掺杂浓度为1
×
10
16
cm
‑3‑9×
10
16
cm
‑3之间。在图1所示的实施例中，第一导电类型是P型，第二导电类型是N型，应当知晓的是，在其它实施例中，第一导电类型可以是N型，第二导电类型是P型。
[0023]继续图1的描述，所述结型场效应晶体管100的工作原理是：第一边缘栅105a和第二边缘栅105b都施加一个负电压，在漏极104施加一个正电压，在源极103和漏极104之间的阱区102中会形成沟道，沟道中流过电流，其中第一边缘栅105a和阱区102形成的PN结，以及第二边缘栅105b和阱区102形成的PN结均反偏。且随着施加于第一边缘栅105a和第二边缘栅105b上的负电压的绝对值的增加，阱区102内的空间电荷区增宽，沟道宽度变窄，沟道电阻增加，当施加于第一边缘栅105a和第二边缘栅105b上的负电压增加到一定值时，阱区102
内的空间电荷区将沟道夹断，沟道中流过的电流几乎为零，通常将此时施加于第一边缘栅105a和第二边缘栅105b上的负电压的值称为夹断电压VP。在图1所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底；第一阱区，形成于半导体衬底中；第一边缘栅和第二边缘栅，形成于第一阱区中；以及源极和漏极，形成于第一阱区中。2.如权利要求1所述的半导体器件，其中第一边缘栅的深度，第二边缘栅的深度和第一阱区的深度相同。3.如权利要求1所述的半导体器件，其中第一边缘栅的深度，第二边缘栅的深度大于第一阱区的深度。4.如权利要求1所述的半导体器件，其中第一边缘栅的深度，第二边缘栅的深度小于第一阱区的深度，第一边缘栅和第二边缘栅通过金属电气连接。5.如权利要求1所述的半导体器件，其中第一边缘栅和第二边缘栅具有第一导电类型，第一阱区，源极，漏极具有第二导电类型。6.如权利要求1所述的半导体器件，其中第一边缘栅和第二边缘栅两者的间距为0.5μm
‑
2.5μm。7.如权利要求1所述的半导体器件，其中第一边缘栅和第二边缘栅两者间的间距越小，结型场效应晶体管的夹断电压越小。8.如权利要求7所述的结型场效应晶体管，其中夹断电压为1.1V
‑
8V。9.如权利要求1所述的半导体器件，所述结型场效应晶体管还包括表面栅，表面栅形成于第一阱区中，表面栅和第一边缘栅有公共区，表面栅和第二边缘栅有公共区。10.如权利要求9所述的半导体器件，其中表面栅的深度小于第一阱区的深度。11.如权利要求9所述的半导体器件，其中表面栅，第一边缘栅和第二边缘栅具有第一导电类型，第一阱区，源极，漏极具有第二导电类型。12.如权利要求9所述的半导体器件，还包括第一金属氧化物半导体场效应晶体管，所述第一金属氧化物半导体场效应晶体管包括：第二阱区，形成于半导体衬底中；以及第一源端和第一...

【专利技术属性】
技术研发人员：傅达平，连延杰，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：