电子器件的制造方法和电子器件技术

本申请涉及电子器件的制造方法和电子器件。蒸镀掩模组具备：第1蒸镀掩模，其具有沿不同的两个方向排列的两个以上的第1贯通孔；第2蒸镀掩模，其具有沿不同的两个方向排列的两个以上的第2贯通孔；和第3蒸镀掩模，其具有两个以上的第3贯通孔。在将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重合时，第1贯通孔与第2贯通孔或第3贯通孔部分重叠。孔或第3贯通孔部分重叠。孔或第3贯通孔部分重叠。

【技术实现步骤摘要】
电子器件的制造方法和电子器件
[0001]本申请是分案申请，其原申请的中国国家申请号为202010077646.5，申请日为2020年01月31日，专利技术名称为“蒸镀掩模组、电子器件的制造方法和电子器件”。


[0002]本申请的实施方式涉及电子器件的制造方法和电子器件。

技术介绍

[0003]智能手机、平板电脑等便携式设备中使用的显示装置优选为高精细，例如优选像素密度为400ppi以上。另外，对于便携式设备，应对超高分辨率的需要也正在提高。在超高分辨率的情况下，显示装置的像素密度例如优选为800ppi以上。
[0004]显示装置之中，有机EL显示装置由于响应性好、耗电低、对比度高而受到关注。作为形成有机EL显示装置的像素的方法，已知有下述方法：使用形成有贯通孔的蒸镀掩模，形成像素或电极。例如，首先，准备以与像素对应的图案形成有阳极的基板。接着，藉由蒸镀掩模的贯通孔使有机材料附着于阳极上，在阳极上形成有机层。接着，藉由蒸镀掩模的贯通孔使导电性材料附着于有机层上，在有机层上形成阴极。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：日本特开2000
‑
82582号公报

技术实现思路

[0008]专利技术所要解决的课题
[0009]有机EL显示装置等电子器件的阴极不仅形成于在沿着基板的法线方向观察时与阳极和有机层重叠的部分，有时还形成于不与阳极和有机层重叠的部分。阴极的面积越大，则阴极的电阻越低，电气特性越高。另一方面，阴极的面积越大，则包含基板、阳极、有机层和阴极的电子器件中的透光率越低。
[0010]本申请的实施方式的目的在于提供一种能够有效解决这种课题的蒸镀掩模组。
[0011]用于解决课题的手段
[0012]本申请的一个实施方式的蒸镀掩模组具备：第1蒸镀掩模，其具有沿不同的两个方向排列的两个以上的第1贯通孔；第2蒸镀掩模，其具有沿不同的两个方向排列的两个以上的第2贯通孔；和第3蒸镀掩模，其具有两个以上的第3贯通孔。在将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重合时，第1贯通孔与第2贯通孔或第3贯通孔部分重叠。
[0013]专利技术效果
[0014]在本申请的至少一个实施方式中，能够调整形成于基板的电极的电阻和面积。
附图说明
[0015]图1是示出使用本申请的一个实施方式的蒸镀掩模组制作的电子器件的一例的截
面图。
[0016]图2是将图1的电子器件的元件放大示出的截面图。
[0017]图3是示出形成有第1电极的状态的基板的一例的俯视图。
[0018]图4是示出形成有第1电极和通电层的状态的基板的一例的俯视图。
[0019]图5是示出形成有第1电极、通电层和第2电极的第1层的状态的基板的一例的俯视图。
[0020]图6是示出形成有第1电极、通电层、第2电极的第1层和第2电极的第2层的状态的基板的一例的俯视图。
[0021]图7是示出具备蒸镀掩模装置的蒸镀装置的图。
[0022]图8是示出蒸镀掩模装置的俯视图。
[0023]图9是将具备第1蒸镀掩模的蒸镀掩模装置放大示出的俯视图。
[0024]图10是将具备第2蒸镀掩模的蒸镀掩模装置放大示出的俯视图。
[0025]图11是示出蒸镀掩模的截面结构的一例的图。
[0026]图12是示出第1蒸镀掩模的一例的俯视图。
[0027]图13是将图12的第1蒸镀掩模放大示出的俯视图。
[0028]图14是示出第2蒸镀掩模的一例的俯视图。
[0029]图15是将图14的第2蒸镀掩模放大示出的俯视图。
[0030]图16是示出将第1蒸镀掩模与第2蒸镀掩模重叠时的图。
[0031]图17是示出形成有第1通电层、第2通电层和第3通电层的状态的基板的一例的俯视图。
[0032]图18是示出在第1通电层、第2通电层和第3通电层上形成有第2电极的状态的基板的一例的俯视图。
[0033]图19是沿着图18的电子器件的XIX
‑
XIX线的截面图。
[0034]图20是沿着图18的电子器件的XX
‑
XX线的截面图。
[0035]图21是沿着图18的电子器件的XXI
‑
XXI线的截面图。
[0036]图22是示出第1蒸镀掩模的一例的俯视图。
[0037]图23是示出第2蒸镀掩模的一例的俯视图。
[0038]图24是示出第3蒸镀掩模的一例的俯视图。
[0039]图25是示出将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重叠时的图。
[0040]图26是示出第1蒸镀掩模的一例的俯视图。
[0041]图27是示出第2蒸镀掩模的一例的俯视图。
[0042]图28是示出第3蒸镀掩模的一例的俯视图。
[0043]图29是示出将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重叠时的图。
[0044]图30是示出具备第1通电层、第2通电层和第3通电层的电子器件的一例的俯视图。
[0045]图31是沿着图30的电子器件的XXXI
‑
XXXI线的截面图。
[0046]图32是示出第1蒸镀掩模的一例的俯视图。
[0047]图33是示出第2蒸镀掩模的一例的俯视图。
[0048]图34是示出第3蒸镀掩模的一例的俯视图。
[0049]图35是示出将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重叠时的图。
[0050]图36是示出形成有第1通电层、第2通电层和第3通电层的状态的基板的一例的俯视图。
[0051]图37是示出在第1通电层、第2通电层和第3通电层上形成有第2电极的状态的基板的一例的俯视图。
[0052]图38是沿着图36的电子器件的XXXVIII
‑
XXXVIII线的截面图。
[0053]图39是示出第1蒸镀掩模的一例的俯视图。
[0054]图40是示出第2蒸镀掩模的一例的俯视图。
[0055]图41是示出第3蒸镀掩模的一例的俯视图。
[0056]图42A是示出将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重叠时的图。
[0057]图42B是示出将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重叠时的图。
[0058]图43是示出在第1通电层、第2通电层和第3通电层上形成有第2电极的状态的基板的一例的俯视图。
[0059]图44是沿着图43的电子器件的XXXXIV
‑
XXXXIV线的截面图。
[0060]图45是示出第1蒸镀掩模的一例的俯视图。
[0061]图46是示出第2蒸镀掩模的一例的俯视图。
[0062]图47是示出第3蒸镀掩模的一例的俯视图。
[0063]图48A是示出将第1蒸镀掩模、第2蒸镀掩模和第3蒸镀掩模重叠时的图。...

【技术保护点】

【技术特征摘要】
1.一种电子器件的制造方法，该电子器件的制造方法具备在基板上的第1电极上的通电层上使用蒸镀掩模组形成第2电极的第2电极形成工序，所述蒸镀掩模组具备：第1蒸镀掩模，其具有沿不同的两个方向排列的两个以上的第1贯通孔；第2蒸镀掩模，其具有沿不同的两个方向排列的两个以上的第2贯通孔；和第3蒸镀掩模，其具有两个以上的第3贯通孔，在将所述第1蒸镀掩模、所述第2蒸镀掩模和所述第3蒸镀掩模重合时，所述第1贯通孔与所述第2贯通孔或所述第3贯通孔部分重叠，所述第2电极形成工序具备：通过使用所述第1蒸镀掩模的蒸镀法形成所述第2电极的第1层的工序；通过使用所述第2蒸镀掩模的蒸镀法形成所述第2电极的第2层的工序；和通过使用所述第3蒸镀掩模的蒸镀法形成所述第2电极的第3层的工序。2.一种电子器件，该电子器件具备：第1电极，其位于基板上；两个以上的通电层，它们位于所述第1电极上并沿不同的两个方向排列；和两个以上的第2电极，其位于所述通电层上，所述第2电极具备：沿不同的两个方向排列的两个以上的第1层、沿不同的两个方向排列的两个以上的第2层、和两个以上的第3层，所述第1层与所述第2层或所述第3层部分重叠。3.如权利要求2所述的电子器件，其中，两个以上的所述第1层包含：两个以上的电极第1基本区域，它们沿不同的两个方向排列；和两个以上的电极第1扩张区域，它们按照与所述第2层或所述第3层部分重叠的方式从所述电极第1基本区域延伸出。4.如权利要求3所述的电子器件，其中，两个以上的所述第2层包含沿不同的两个方向排列的两个以上的电极第2基本区域、和从所述电极第2基本区域延伸出的两个以上的电极第2扩张区域，或者，两个以上的所述第3层包含沿不同的两个方向排列的两个以上的电极第3基本区域、和从所述电极第3基本区域延伸出的两个以上的电极第3扩张区域，两个以上的所述电极第1扩张区域的至少一部分与所述电极第2扩张区域或所述电极第3扩张区域整体或部分重叠。5.如权利要求4所述的电子器件，其中，所述电极第2扩张区域或所述电极第3扩张区域中的与所述电...

【专利技术属性】
技术研发人员：樋口拓也，落合洋光，冈宏树，
申请(专利权)人：大日本印刷株式会社，
类型：发明
国别省市：