半导体器件及其制造方法技术

本发明专利技术的实施例涉及半导体器件及其制造方法。一种半导体器件包括：第一和第二核心区域；第一和第二输入/输出(I/O)区域，彼此耦合并耦合至第一和第二核心区域；第一和第二I/O区域介于可消耗区域和对应的第一和第二核心区域之间；密封环，围绕核心区域和I/O区域；金属化层和互连层；相互通信(inter

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术的实施例涉及半导体器件及其制造方法。

技术介绍

[0002]集成电路(“IC”)的封装件(“IC封装件”)包括一个或多个半导体器件。每个半导体器件包括一个或多个集成电路。每个集成电路包括有源器件(例如，晶体管等)和无源器件(例如，电阻器、电容器等)。这种有源器件和无源器件以不同方式耦合以提供对应集成电路的功能。典型的互连结构包括横向互连(例如，对应金属化层中的导电段)和竖直互连(例如，对应互连层中的通孔结构和“晶体管层”中的接触结构)。
[0003]IC封装件的典型制造如下。从半导体材料(例如，硅)的锭上切割衬底，其具有平坦的圆形形状，并且被称为晶圆。在晶圆上形成多个半导体器件。晶圆的表面被分成小的矩形区域。在每个矩形区域上形成半导体器件。在制造过程中的某个时刻，通过切割(也称为划线、锯切或切开)晶圆来分离半导体器件。为了防止切割工艺损坏半导体器件，在切割工艺至少部分消耗的矩形区域之间保留可消耗(或牺牲)区域。
[0004]在制造的早期阶段，表示半导体器件的一种方式是将平面图称为布局图。在设计规则的背景下生成布局图，设计规则对布局图中的对应图案的放置施加约束，例如地理/空间约束、连接性约束等。通常，设计规则集合特定于工艺节点，通过该工艺节点将基于所得布局图来制造半导体器件。设计规则集合补偿对应工艺节点的可变性。这种补偿增加了由布局图产生的实际半导体器件将成为该布局图所基于的虚拟器件的可接受对应物的可能性。

技术实现思路

[0005]根据本专利技术实施例的一个方面，提供了一种半导体器件，包括：核心电路的第一核心区域和第二核心区域；接口电路的第一输入/输出(I/O)区域和第二I/O区域，彼此耦合并对应地耦合至第一核心区域和第二核心区域，可消耗区域；相对于第一方向：可消耗区域介于第一I/O区域和第二I/O区域之间；第一I/O区域介于可消耗区域和第一核心区域之间；并且第二I/O区域介于可消耗区域和第二核心区域之间；密封环，具有第一侧、第二侧、第三侧和第四侧，密封环围绕第一核心区域和第二核心区域以及第一I/O区域和第二I/O区域；金属化层；互连层，在金属化层之间交错；相互通信(inter
‑
com)段，位于金属化层的子集中，每个相互通信段对应地在第一I/O区域和第二I/O区域之间延伸并由此耦合第一I/O区域和第二I/O区域；第一护壁和第二护壁，每一个都从密封环的第一侧延伸到第三侧或从对应的第三护壁和第四护壁上的第一位置延伸到第二位置，第三护壁和第四护壁中的每一个都从密封环的第一侧延伸到第三侧；第一护壁介于第一核心区域和第一I/O区域之间并与第一核心区域和第一I/O区域中的每一个隔离；并且第二护壁介于第二核心区域和第二I/O区域之间并与第二核心区域和第二I/O区域中的每一个隔离。
[0006]根据本专利技术实施例的另一个方面，还提供了一种半导体器件，包括：核心电路的核
心区域；接口电路的输入/输出(I/O)区域，耦合至核心区域；相对于垂直的第一方向和第二方向，密封环，具有第一侧、第二侧和第三侧，密封环围绕核心区域和I/O区域并与核心区域和I/O区域隔离；和第一护壁，从密封环的第一侧延伸到第三侧或从对应的第三护壁和第四护壁上的第一位置延伸到第二位置，第三护壁和第四护壁中的每一个都从密封环的第一侧延伸到第三侧，第一护壁介于核心区域和I/O区域之间并与核心区域和I/O区域中的每一个隔离。
[0007]根据本专利技术实施例的一个方面，提供了一种制造半导体器件的方法，方法包括：使用对应的光刻制造工艺递增地形成结构，结构包括：核心电路的第一核心区域和第二核心区域；接口电路的第一输入/输出(I/O)区域和第二I/O区域，彼此耦合并对应地耦合至第一核心区域和第二核心区域；可消耗区域；密封环，具有第一侧、第二侧、第三侧和第四侧；金属化层和互连层，互连层在金属化层之间交错；相互通信(inter
‑
com)段，位于金属化层的子集中；和第一护壁和第二护壁；并且其中，形成步骤包括：相对于第一方向：将可消耗区域定位成介于第一I/O区域和第二I/O区域之间；将第一I/O区域定位成介于可消耗区域和第一核心区域之间；并且将第二I/O区域定位成介于可消耗区域和第二核心区域之间；将密封环布置为围绕第一核心区域和第二核心区域以及第一I/O区域和第二I/O区域；对应地将每个相互通信段布置为在第一I/O区域和第二I/O区域的对应部分之间延伸并由此耦合第一I/O区域和第二I/O区域的对应部分，相互通信段延伸穿过可消耗区域；将第一护壁和第二护壁中的每一个布置为从密封环的第一侧延伸到第三侧或从对应的第三护壁和第四护壁上的第一位置延伸到第二位置，第三护壁和第四护壁中的每一个都从密封环的第一侧延伸到第三侧；将第一护壁定位成介于第一核心区域和第一I/O区域之间并与第一核心区域和第一I/O区域中的每一个隔离；并且将第二护壁定位成介于第二核心区域和第二I/O区域之间并与第二核心区域和第二I/O区域中的每一个隔离。
附图说明
[0008]在附图中通过实例(而不是限制)的方式示出了一个或多个实施例，其中，在通篇描述中，具有相同参考标号的元件表示类似的元件。除非另有披露，否则不按比例绘制附图。
[0009]图1是根据本公开的至少一个实施例的半导体器件的框图。
[0010]图2A
‑
图2B是根据一些实施例的对应半导体器件的截面图。
[0011]图2A'是根据一些实施例的图2A的不太详细的版本。
[0012]图3A
‑
图3F是根据一些实施例的半导体器件的对应层的对应俯视图(平面图)。
[0013]图4是根据一些实施例的晶圆的俯视图(平面图)。
[0014]图5A
‑
图5G是根据一些实施例的制造半导体器件的对应方法的对应流程图。
[0015]图6是根据一些实施例的制造半导体器件的方法的流程图。
[0016]图7是根据一些实施例的电子设计自动化(EDA)系统的框图。
[0017]图8是根据一些实施例的半导体器件制造系统以及与其相关联的IC制造流程的框图。
[0018]图9A
‑
图9B是根据一些实施例的半导体器件的对应层的对应俯视图(平面图)。
[0019]图10A
‑
图10B对应地是根据一些实施例的半导体器件的截面图和四分之三立体
图。
具体实施方式
[0020]以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。下面描述组件、材料、值、步骤、操作、材料、布置等的特定示例以简化本公开。当然这些仅是实例并不旨在限定。可以预期其他组件、值、操作、材料、布置等。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：核心电路的第一核心区域和第二核心区域；接口电路的第一输入/输出区域和第二输入/输出区域，彼此耦合并对应地耦合至所述第一核心区域和第二核心区域，可消耗区域；相对于第一方向：所述可消耗区域介于所述第一输入/输出区域和所述第二输入/输出区域之间；所述第一输入/输出区域介于所述可消耗区域和所述第一核心区域之间；并且所述第二输入/输出区域介于所述可消耗区域和所述第二核心区域之间；密封环，具有第一侧、第二侧、第三侧和第四侧，所述密封环围绕所述第一核心区域和所述第二核心区域以及所述第一输入/输出区域和所述第二输入/输出区域；金属化层；互连层，在所述金属化层之间交错；相互通信段，位于所述金属化层的子集中，每个所述相互通信段对应地在所述第一输入/输出区域和所述第二输入/输出区域之间延伸并由此耦合所述第一输入/输出区域和所述第二输入/输出区域；第一护壁和第二护壁，每一个都从所述密封环的第一侧延伸到第三侧或从对应的第三护壁和第四护壁上的第一位置延伸到第二位置，所述第三护壁和所述第四护壁中的每一个都从所述密封环的第一侧延伸到第三侧；所述第一护壁介于所述第一核心区域和所述第一输入/输出区域之间并与所述第一核心区域和所述第一输入/输出区域中的每一个隔离；并且所述第二护壁介于所述第二核心区域和所述第二输入/输出区域之间并与所述第二核心区域和所述第二输入/输出区域中的每一个隔离。2.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：半导体衬底，沿第一方向和第二方向延伸，所述第一方向和所述第二方向垂直；并且所述第一核心区域和所述第二核心区域中的每一个以及所述第一输入/输出区域和所述第二输入/输出区域中的每一个都包括形成在所述半导体衬底中的对应的掺杂区域。3.根据权利要求1所述的半导体器件，其中：每个所述金属化层和每个所述互连层都沿第一方向和第二方向延伸，所述第一方向和所述第二方向垂直；并且所述第一核心区域和所述第二核心区域、所述第一输入/输出区域和所述第二输入/输出区域以及所述可消耗区域中的每一个都具有：表示相对于所述第一方向和所述第二方向的面积的对应占用面积；和沿垂直于所述第一方向和所述第二方向中的每一个的第三方向延伸的高度；所述第一核心区域和所述第二核心区域、所述第一输入/输出区域和所述第二输入/输出区域以及所述可消耗区域包括：对应的第一堆叠件、第二堆叠件、第三堆叠件、第四堆叠件和第五堆叠件，所述第一堆叠件到所述第五堆叠件中的每一个都沿所述第三方向延伸，所述第一堆叠件到所述第五堆叠件中的每一个都包括位于一个或多个所述金属化层中的对应导电段和位于一个或多个
所述互连层中的通孔结构；并且所述密封环的第一侧至第四侧对应地与所述第一核心区域和所述第二核心区域、所述第一输入/输出区域和所述第二输入/输出区域以及所述可消耗区域隔离；所述密封环被布置为堆叠件，该堆叠件包括：位于每个所述金属化层中的导电段和位于每个所述互连层中的通孔结构。4.根据权利要求3所述的半导体器件，其中：相对于所述第三方向，所述金属化层包括：第一金属化层，在所述金属化层中最靠近半导体衬底；顶部金属化层，在所述金属化层中相对于所述第三方向最远离所述半导体衬底；和第(i)层金属化层，介于所述第一金属化层和所述顶部金属化层之间；所述半导体器件还包括：第一内部通信堆叠件，包括位于所述第一金属化层到所述第(i)层金属化层的每一层中的第一内部通信段，所述第一内部通信段中的每一个对应地在所述第一核心区域和所述第一输入/输出区域之间延伸并由此耦合所述第一核心区域和所述第一输入/输出区域；和第二内部通信堆叠件，包括位于所述第一金属化层到所述第(i)层金属化层的每一层中的第二内部通信段，所述第二内部通信段中的每一个对应地在所述第二核心区域和所述第二输入/输出区域之间延伸并由此耦合所述第二核心区域和所述第二输入/输出区域。5.根据权利要求4所述的半导体器件，其中：相对于所述第三方向，所述金属化层还包括：第(i+1)层金属化层，介于所述第(i)层金属化层和所述顶部金属化层之间，并且没有金属化层在所述第(i)层金属化层和所述第(i+1)层金属化层之间；第(k)层金属化层，介于所述第(i)层金属化层和所述顶部金属化层之间；所述第一护壁被布置为堆叠件，该堆叠件包括：位于所述第(i+1)层金属化层至所述第(k)层金属化层的每一层中的导电段；和位于对应互连层的每一层中的通孔结构；并且所述第二护壁被布置为堆叠件，该堆叠件包括：位于所述第(i+1)层金属化层至所述顶部金属化层的每一层中的导电段；和位于对应互连层的每一层中的通孔结构。6.根据权利要求1所述的半导体器件，还包括：所述第三护壁和所述第四护壁；所述第三护壁介于所述第一输入/输出区域和所述可消耗区域之间并与所述第一输入/输出区域和所述可消耗区域中的每一个隔离；并且所述第四护壁介于所述第二输入/输出区域和所述可消耗区域之间并与所述第二输入/输出区域和所述可消耗区域中的每一个隔离；并且其中：每个所述金属化层和每个所述互连层都沿第一方向和第二方向延伸，所述第一方向和所述第二方向垂直；相对于垂直于所述第一方向和所述第二方向中的每一个的第三方向，所述金属化层包括：
第一金...

【专利技术属性】
技术研发人员：林亮臣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：