半导体封装件制造技术

一种半导体封装件包括：再分布基板；半导体芯片，位于所述再分布基板的顶表面上；以及焊料端子，位于所述再分布基板的底表面上。所述再分布基板包括：凸块下图案，与所述焊料端子接触；电介质层，位于所述凸块下图案的侧壁上；凸块下种子图案，位于所述电介质层和所述凸块下图案的所述侧壁之间；以及再分布图案，位于所述凸块下图案上。所述凸块下图案具有中心区域和边缘区域。所述凸块下图案的所述边缘区域处的第一顶表面所处的高度高于所述凸块下图案的在所述中心区域处的第二顶表面的高度。所述凸块下图案的所述底表面和所述侧壁之间的角度在110

【技术实现步骤摘要】
半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年3月23日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0037518的优先权，其公开内容通过引用整体合并于此。


[0003]本专利技术构思涉及半导体封装件，并且更具体地，涉及包括再分布基板的半导体封装件及其制造方法。

技术介绍

[0004]提供了用于实现集成电路芯片以适合在电子产品中使用的半导体封装件。通常，半导体封装件被配置为使得半导体芯片安装在印刷电路板(PCB)上，并且使用接合布线或凸块将半导体芯片电连接到印刷电路板。随着电子行业的发展，已经对改善半导体封装件的可靠性和耐久性进行了各种研究。

技术实现思路

[0005]本专利技术构思的一些示例实施例提供了具有提高的可靠性的半导体封装件及其制造方法。
[0006]根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括：再分布基板；半导体芯片，所述半导体芯片位于所述再分布基板的顶表面上；以及焊料端子，所述焊料端子位于所述再分布基板的底表面上。所述再分布基板可以包括：凸块下图案，所述凸块下图案与所述焊料端子接触；电介质层，所述电介质层位于所述凸块下图案的侧壁上；凸块下种子图案，所述凸块下种子图案位于所述电介质层和所述凸块下图案的所述侧壁之间，所述凸块下种子图案暴露所述凸块下图案的底表面；以及再分布图案，所述再分布图案位于所述凸块下图案上。当在俯视图中观察时，所述凸块下图案可以具有中心区域和边缘区域。所述凸块下图案的在所述凸块下图案的所述边缘区域处的第一顶表面所处的高度可以高于所述凸块下图案的在所述凸块下图案的所述中心区域处的第二顶表面的高度。所述凸块下图案的所述底表面和所述侧壁之间的角度可以在110
°
至140
°
的范围内。
[0007]根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括：再分布基板；半导体芯片，所述半导体芯片位于所述再分布基板的顶表面上；以及焊料端子，所述焊料端子位于所述再分布基板的底表面上。所述再分布基板可以包括：凸块下图案；电介质层，所述电介质层位于所述凸块下图案的侧壁上；凸块下种子图案，所述凸块下种子图案介于所述电介质层和所述凸块下图案的所述侧壁之间；以及再分布图案，所述再分布图案位于所述凸块下图案的顶表面上。所述焊料端子可以位于所述凸块下图案的底表面上。所述凸块下图案的所述底表面所处的高度可以高于所述电介质层的底表面的高度。所述凸块下图案的所述底表面和所述侧壁之间的第一角度可以为钝角。所述凸块下种子图案可以不延伸到所述电介质层的顶表面和所述凸块下图案的底表面中的任一者上。
[0008]根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括：再分布基板；第一半导体芯片，所述第一半导体芯片位于所述再分布基板的顶表面上；多个凸块，所述多个凸块位于所述再分布基板和所述第一半导体芯片之间；以及焊料端子，所述焊料端子位于所述再分布基板的底表面上。所述再分布基板可以包括：凸块下图案；电介质层，所述电介质层位于所述凸块下图案的侧壁上；凸块下种子图案，所述凸块下种子图案位于所述电介质层和所述凸块下图案的所述侧壁之间，所述凸块下种子图案暴露所述凸块下图案的底表面；第一再分布图案，所述第一再分布图案位于所述凸块下图案上，所述第一再分布图案包括第一通路部分和第一布线部分，所述第一通路部分位于所述凸块下图案和所述第一布线部分之间；以及第二再分布图案，所述第二再分布图案位于所述第一再分布图案上，所述第二再分布图案包括第二通路部分和第二布线部分。所述凸块下图案的厚度可以大于所述第一布线部分的厚度和所述第二布线部分的厚度。当在俯视图中观察时，所述凸块下图案可以具有中心区域和边缘区域。所述凸块下图案的在所述边缘区域处的第一顶表面所处的高度可以高于所述凸块下图案的在所述中心区域处的第二顶表面的高度。所述凸块下图案的底表面所处的高度可以高于所述电介质层的底表面的高度。所述凸块下图案的所述底表面与所述凸块下图案的所述侧壁之间的角度可以在110
°
至140
°
的范围内。所述焊料端子可以位于所述凸块下图案的所述底表面上。所述凸块下图案可以不延伸到所述电介质层的顶表面上。
[0009]根据本专利技术构思的一些示例实施例，一种制造半导体封装件的方法可以包括：在载体基板上涂覆光敏聚合物，以形成电介质层；在所述电介质层中形成开口；在所述电介质层上以及在所述开口的底表面和侧壁上形成凸块下种子层；在所述开口中形成第一抗蚀剂图案，所述第一抗蚀剂图案暴露所述凸块下种子层的一部分，所述凸块下种子层的所述一部分位于所述电介质层的顶表面上；以及蚀刻所述凸块下种子层的被暴露的所述一部分，以形成凸块下种子图案。形成所述凸块下种子图案的步骤可以包括暴露所述电介质层的所述顶表面。
附图说明
[0010]图1A示出了显示出根据一些示例实施例的半导体封装件的截面图。
[0011]图1B示出了显示出图1A的部分I的放大图。
[0012]图1C示出了显示出图1A的部分II的放大图。
[0013]图1D示出了显示出根据一些示例实施例的凸块下图案和凸块下种子图案的截面图。
[0014]图1E示出了显示出根据一些示例实施例的凸块下图案和凸块下种子图案的截面图。
[0015]图2A、图2B、图2D至图2I和图2K至图2R示出了显示出根据一些示例实施例的制造半导体封装件的方法的截面图。
[0016]图2C示出了显示出图2B的部分III的放大图。
[0017]图2J示出了显示出图2I的部分III的放大图。
[0018]图3A示出了显示出根据一些示例实施例的半导体封装件的俯视图。
[0019]图3B示出了沿着图3A的线A
‑
B截取的截面图。
[0020]图4示出了显示出根据一些示例实施例的半导体封装件的截面图。
[0021]图5示出了显示出根据一些示例实施例的半导体封装件的截面图。
具体实施方式
[0022]在本说明书中，同样的附图标记可以指示同样的组件。现在，下面将描述根据本专利技术构思的半导体封装件及其制造方法。
[0023]当词语“大约”和“基本上”在本申请中与数值结合使用时，关联的数值旨在包括所述数值左右
±
10％的容差，除非另外明确定义。另外，无论数值是否被修饰为“大约”或“基本上”，将理解的是这些值应该被解释为包括所述数值左右
±
10％的容差。
[0024]图1A示出了显示出根据一些示例实施例的半导体封装件的截面图。图1B示出了显示出图1A的部分I的放大图。图1C示出了显示出图1A的部分II的放大图。
[0025]参照图1A至图1C，半导体封装件1可以包括焊料端子500、再分布基板100和/或半导体芯片200。再分布基板100可以包括凸块下图案150、凸块下种子图案155、第一再分布图案110、第一种子图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：再分布基板；半导体芯片，所述半导体芯片位于所述再分布基板的顶表面上；以及焊料端子，所述焊料端子位于所述再分布基板的底表面上，其中，所述再分布基板包括：凸块下图案，所述凸块下图案与所述焊料端子接触；电介质层，所述电介质层位于所述凸块下图案的侧壁上；凸块下种子图案，所述凸块下种子图案位于所述电介质层和所述凸块下图案的所述侧壁之间，所述凸块下种子图案暴露所述凸块下图案的底表面；以及再分布图案，所述再分布图案位于所述凸块下图案上，其中，当在俯视图中观察时，所述凸块下图案具有中心区域和边缘区域，其中，所述凸块下图案的在所述凸块下图案的所述边缘区域处的第一顶表面所处的高度高于所述凸块下图案的在所述凸块下图案的所述中心区域处的第二顶表面的高度，并且其中，所述凸块下图案的所述底表面和所述侧壁之间的角度在110
°
至140
°
的范围内。2.根据权利要求1所述的半导体封装件，其中，所述凸块下图案的所述第一顶表面所处的高度不同于所述凸块下种子图案的顶表面的高度。3.根据权利要求2所述的半导体封装件，其中，所述凸块下图案的所述第一顶表面的高度比所述凸块下种子图案的所述顶表面的高度高。4.根据权利要求2所述的半导体封装件，其中，所述凸块下图案的所述第一顶表面的高度比所述凸块下种子图案的所述顶表面的高度低。5.根据权利要求1所述的半导体封装件，其中，所述电介质层暴露所述凸块下种子图案的底表面，其中，所述凸块下种子图案的所述底表面所处的高度高于所述凸块下图案的所述底表面的高度。6.根据权利要求5所述的半导体封装件，其中，所述焊料端子与所述凸块下图案的所述底表面直接接触。7.一种半导体封装件，所述半导体封装件包括：再分布基板；半导体芯片，所述半导体芯片位于所述再分布基板的顶表面上；以及焊料端子，所述焊料端子位于所述再分布基板的底表面上，其中，所述再分布基板包括：凸块下图案；电介质层，所述电介质层位于所述凸块下图案的侧壁上；凸块下种子图案，所述凸块下种子图案位于所述电介质层和所述凸块下图案的所述侧壁之间；再分布图案，所述再分布图案位于所述凸块下图案的顶表面上，其中，所述焊料端子位于所述凸块下图案的底表面上，其中，所述凸块下图案的所述底表面所处的高度高于所述电介质层的底表面的高度，其中，所述凸块下图案的所述底表面和所述侧壁之间的第一角度为钝角，并且
其中，所述凸块下种子图案不延伸到所述电介质层的顶表面和所述凸块下图案的所述底表面中的任一者上。8.根据权利要求7所述的半导体封装件，其中，所述第一角度的范围为从110
°
至140
°
。9.根据权利要求7所述的半导体封装件，其中，所述凸块下图案的所述底表面的高度与所述电介质层的所述底表面的高度之间的差为所述凸块下种子图案的厚度的80％至120％。10.根据权利要求7所述的半导体封装件，其中，所述凸块下图案的所述顶表面具有向下凸的形状。11.根据权利要求7所述的半导体封装件，其中，所述凸块下图案延伸到所述凸块下种子图案的顶表面上。12.根据权利要求7所述的半导体封装件，其中，所述凸块下图案的所述顶表面所处的高度与所述凸块下种子图案的顶表面的高度相同或低于所述凸块下种子图...

【专利技术属性】
技术研发人员：金钟润，裵珉准，李贤锡，全光宰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：