包括含有应力缓冲层的衬底的封装件制造技术

一种封装件包括集成器件、被耦合至所述集成器件的衬底、以及被耦合至所述衬底的包封层。所述包封层包封所述集成器件。所述衬底包括至少一个电介质层、位于所述至少一个电介质层中的多个互连、被耦合至所述至少一个电介质层的缓冲电介质层、以及至少位于所述缓冲电介质层中的缓冲互连。质层中的缓冲互连。质层中的缓冲互连。

【技术实现步骤摘要】
【国外来华专利技术】包括含有应力缓冲层的衬底的封装件
[0001]优先权要求
[0002]本专利申请要求于2020年2月12日提交的、专利技术名称为“PACKAGE COMPRISING A SUBSTRATE THAT INCLUDES A STRESS BUFFER LAYER”的美国非临时专利申请No.16/788,813的优先权，该专利申请被转让给本申请的受让人，并且通过引用明确并入本文。


[0003]各种特征涉及包括集成器件的封装件，但更具体地涉及一种包括集成器件和衬底的封装件，该衬底包括应力缓冲层。

技术介绍

[0004]图1示出了包括衬底102、集成器件104和包封层106的封装件100。衬底102包括至少一个电介质层120、多个互连122和多个焊料互连124。多个焊料互连144被耦合至衬底102和集成器件104。包封层106包封集成器件104和多个焊料互连144。封装件100可能易于破裂，这可能会导致封装件100的可靠性问题。一直以来，存在提供更可靠的封装件的需求。

技术实现思路

[0005]各种特征涉及包括集成器件的封装件，但更具体地涉及包括集成器件和衬底的封装件，该衬底包括应力缓冲层。
[0006]一个示例提供了一种封装件，该封装件包括集成器件、被耦合至集成器件的衬底、以及被耦合至衬底的包封层。包封层包封集成器件。衬底包括至少一个电介质层、位于至少一个电介质层中的多个互连、被耦合至至少一个电介质层的缓冲电介质层、以及至少位于缓冲电介质层中的缓冲互连。
[0007]另一个示例提供了一种衬底，该衬底包括至少一个电介质层、位于至少一个电介质层中的多个互连、被耦合至至少一个电介质层的缓冲电介质层、以及至少位于缓冲电介质层中的缓冲互连。
[0008]又一个示例提供了一种装置，该装置包括集成器件、被耦合至集成器件的衬底、以及被耦合至衬底的用于包封的部件。用于包封的部件包封集成器件。衬底包括至少一个电介质层、位于至少一个电介质层中的多个互连、被耦合至至少一个电介质层的用于应力缓冲的部件、以及至少位于用于应力缓冲的部件中的缓冲互连。
[0009]再一个示例提供了一种用于制造衬底的方法。该方法形成至少一个电介质层。该方法在至少一个电介质层中和上方形成多个互连。该方法在至少一个电介质层上方形成缓冲电介质层。该方法至少在缓冲电介质层中形成缓冲互连。
附图说明
[0010]当结合附图时，各种特征、性质和优点可以通过下面阐述的详细描述变得显而易见，在附图中相同的附图标记自始至终对应地标识。
layer)224、第二阻焊层226、缓冲电介质层230、和多个缓冲互连232。多个互连222位于(例如，被形成在)至少一个电介质层220中和/或上方。缓冲电介质层230被耦合至至少一个电介质层220。多个缓冲互连232位于缓冲电介质层230中和/或上方。缓冲电介质层230可以是用于应力缓冲的部件。缓冲电介质层230和多个缓冲互连232可以被认为是衬底202的应力缓冲层的一部分。如下面将进一步描述的，缓冲电介质层230可以被配置为吸收并减轻被施加到衬底202和/或封装件200上的应力。缓冲电介质层230可以被配置为吸收的各种应力的示例包括(但不限于)热应力、冲击应力、机械应力、法向应力(例如，压缩、张力)、和/或剪切应力。
[0030]衬底202可以是包括上述电介质层的层压衬底。在一些实施方式中，衬底202可以包括有机衬底、玻璃(例如，玻璃衬底)、和/或石英(例如，石英衬底)。缓冲电介质层230可以被耦合至有机衬底、玻璃(例如，玻璃衬底)、和/或石英(例如，石英衬底)。
[0031]第一集成器件204通过多个焊料互连240耦合至衬底202。具体地，第一集成器件204通过多个焊料互连240耦合至衬底202的多个互连222。第二集成器件206通过多个焊料互连260耦合至衬底202。具体地，第二集成器件206通过多个焊料互连260耦合至衬底202的多个互连222。
[0032]第一阻焊层224位于衬底202的第一表面(例如，集成器件面向表面、顶表面)上方。例如，第一阻焊层224可以被形成在至少一个电介质层220上方。第二阻焊层226位于衬底202的第二表面(例如，板面向表面、底表面)上方。例如，第二阻焊层226可以被形成在缓冲电介质层230上方。在一些实施方式中，第一阻焊层224和/或第二阻焊层226可以是可选的。
[0033]包封层208被耦合至衬底202的第一表面(例如，集成器件面向表面、顶表面)。包封层208可以被形成在衬底202的第一阻焊层224上方。包封层208可以被耦合至衬底202，使得包封层208包封第一集成器件204和/或第二集成器件206。包封层208可以包括模具(mold)、树脂、环氧树脂和/或聚合物。
[0034]在配置和设计封装件200时，为了提供可靠、有效和高性能的封装件，考虑了许多因素和变量。封装件200到板290的耦合是影响封装件200的可靠性的一个因素。首先，将封装件200耦合至板290在封装件200上产生大量应力，这可能会导致封装件200发生故障(例如，导致封装件200中的裂纹、导致焊料接头(solder joint)中的裂纹)。因此，选择足够坚固和/或柔性以吸收这些应力的材料是重要的。第二，封装件200和板290的不同组件可以具有不同的性质，包括具有不同的热膨胀系数(CTE)，这可能会导致封装件200发生故障。被耦合在一起的具有不同CTE的组件可以以不同的速率膨胀和收缩。这些组件的不同的膨胀和收缩在组件、邻近组件、和/或耦合该组件的接头上引起应力。在许多实例中，这些应力大到足以在组件和/或接头中引起接头故障和/或裂纹。组件之间的CTE差异可以被称为CTE失配或CTE差异。因此，提供具有适当的CTE和杨氏模量值的材料的正确组合是重要的。杨氏模量值量化了材料对负载下的弹性(例如，可恢复的)形变的抗性。刚性材料具有高杨氏模量值，并且在弹性负载下略微改变其形状。柔性材料具有低杨氏模量值，并且显著改变其形状(例如，相对于具有高杨氏模量值的材料)。
[0035]在封装件200被耦合至板290的情况下，可以评估集成器件(例如，204、206)的CTE、衬底202的CTE、和板290的CTE，以便提供耦合至板290的可靠封装件200。一般而言，集成器件(例如，204、206)的CTE最低，并且板290的CTE最高。在一些实施方式中，当集成器件(例
如，204、206)是基于钽酸锂(LT)的管芯或基于铌酸锂(LN)的管芯时，集成器件的CTE在至少一个方向上可以类似于板290的CTE，因为LT和LN在CTE方面是非常各向异性的。衬底202的CTE可以是集成器件(例如，204、206)的CTE与板290的CTE之间的某个值。如果衬底202的CTE太接近集成器件的CTE，那么衬底202与板290之间的CTE差异将更大，从而导致衬底202与板290之间的耦合接头、和/或衬底202和板290附近的组件的潜在故障。如果衬底202的CTE太接近板290本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种封装件，包括：集成器件；衬底，被耦合至所述集成器件，所述衬底包括：至少一个电介质层；多个互连，位于所述至少一个电介质层中；缓冲电介质层，被耦合至所述至少一个电介质层；以及缓冲互连，至少位于所述缓冲电介质层中；以及包封层，被耦合至所述衬底，其中所述包封层包封所述集成器件。2.根据权利要求1所述的封装件，其中所述缓冲电介质层被配置为吸收被施加在所述封装件上的应力。3.根据权利要求1所述的封装件，其中所述至少一个电介质层包括陶瓷，并且其中所述缓冲电介质层包括聚合物。4.根据权利要求1所述的封装件，其中所述至少一个电介质层包括低温共烧陶瓷(LTCC)、高温共烧陶瓷(HTCC)、AlN、氧化锌、和/或其组合。5.根据权利要求1所述的封装件，其中所述缓冲电介质层包括大约为10吉帕斯卡(Gpa)或更小的杨氏模量值。6.根据权利要求1所述的封装件，其中所述至少一个电介质层包括大约为100至180吉帕斯卡(Gpa)的杨氏模量值，其中所述至少一个电介质层包括大约为3至13每开尔文百万分之一(ppm/K)的热膨胀系数(CTE)，其中所述缓冲电介质层包括大约为10吉帕斯卡(Gpa)或更小的杨氏模量值，并且其中所述缓冲电介质层包括大约为16至20每开尔文百万分之一(ppm/K)的热膨胀系数(CTE)。7.根据权利要求1所述的封装件，其中所述集成器件是基于硅的集成器件，所述基于硅的集成器件包括大约为2.6每开尔文百万分之一(ppm/K)的热膨胀系数(CTE)，其中所述至少一个电介质层包括大约为3至13每开尔文百万分之一(ppm/K)的热膨胀系数(CTE)，并且其中所述缓冲电介质层包括大约为16至20每开尔文百万分之一(ppm/K)的热膨胀系数(CTE)。8.根据权利要求1所述的封装件，其中所述缓冲互连包括过孔，所述过孔位于所述缓冲电介质层和所述至少一个电介质层中。9.根据权利要求1所述的封装件，其中所述集成器件包括射频(RF)器件、无源器件、滤波器、电容器、电感器、天线、发送器、接收器、基于GaAs的集成器件、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成器件、基于碳化硅(SiC)的集成器件、和/或其组合。10.根据权利要求1所述的封装件，其中所述封装件被并入到设备中，所述设备选自由以下各项构成的组：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移
动电话、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、物联网(IoT)设备以及机动车辆中的设备。11.一种衬底，包括：至少一个电介质层；多个互连，位于所述至少一个电介质层中；缓冲电介质层，被耦合至所述至少一个电介质层；以及缓冲互连，至少位于所述缓冲电介质层中。12.根据权利要求11所述的衬底，其中所述至少一个电介质层包括(i)第一杨氏模量值，以及(ii)第一热膨胀系数(CTE)，其中所述缓冲电介质层包括(i)第二杨氏模量值，以及(ii)第二热膨胀系数(CTE)，其中所述至少一个电介质层的所述第一杨氏模量值和所述第一热膨胀系数(CTE)和/或所述缓冲电介质层的所述第二杨氏模量值和所述第二热膨胀系数(CTE)被配置为防止所述封装件中的裂纹。13.根据权利要求11所述的衬底，其中所述至少一个电介质层包括陶瓷，并且其中所述缓冲电介质层包括至少一个缓冲电介质层，所述至少一个缓冲电介质层包括聚合物。14.根据权利要求11所述的衬底，其中所述至少一个电介质层包括低温共烧陶瓷(LTCC)、高温共烧陶瓷(HTCC)、AlN、氧化锌、和/或其组合。15.根据权利要求11所述的衬底，其中所述缓冲电介质层包括大约为10吉帕斯卡(Gpa)或更小的杨氏模量值。16.根据权利要求11所述的衬底，其中所述至少一个电介质层包括大约为100至180吉帕斯卡(Gpa)的杨氏模量值，其中...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：