一种带温度补偿的高精度时钟产生电路制造技术

一种高精度低功耗的过温保护电路，包含启动电路、PTAT(Proportional To Absolute Temperature)电流源模块、CTAT（Complementary To Absolute Temperature）电流源模块、过温保护核心电路，其中启动电路包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2，其中PATA电流源模块包括第三PMOS管PM3、第四PMOS管PM4、第三NMOS管NM3、第四NMOS管NM4、第一电阻R1，其中CTAT电流源模块包括第五PMOS管PM5、第六PMOS管PM6、第五NMOS管NM5、第六NMOS管NM6、第二电阻R2，其中过温保护核心电路包括第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第七NMOS管NM7、第八NMOS管NM8、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、比较器COMP、第一反相器U1、第二反相器U2，本发明专利技术通过获取与温度无关的电压VREF，使用比较器跟温度相关的电压作比较，实现过温保护功能。能。能。

【技术实现步骤摘要】
一种带温度补偿的高精度时钟产生电路


[0001]本专利技术涉及，特别提供了一种带温度补偿的高精度时钟产生电路，时钟是任何模电混合电路领域尤为重要的组成部分。

技术介绍

[0002]目前，通常用于产生时钟信号的方式有两种：一种是使用外部晶体振荡器、陶瓷振荡器等，虽然可以输出恒定的频率，却不可避免的增加了整个系统的面积和成本；另一种是片内集成振荡器，按着结构的不同，又可以分为迟滞振荡器、LC振荡器和环形振荡器，而对于片内集成振荡器则存在因为温度等外部因素影响导致输出频率不稳定的问题。

技术实现思路

[0003]针对上述时钟信号产生方式的不足之处，本专利技术提供了一种基于环形振荡器原理的时钟产生电路，相对于其他片内集成振荡器来说环形振荡器具有功耗低结构简单的优势，并通过基准电流源和超源跟随器级联的方式产生对温度自校准的补偿电压，来解决其容易受到工艺参数、温度和供电波动影响的问题，从而控制环形振荡器产生稳定的振荡频率。
[0004]一种带温度补偿的高精度时钟产生电路，用于产生稳定的时钟信号，所述时钟产生电路包括温度校准模块，所述温度校准模块包括第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM
10
、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM
10
、第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，第一电容C
M
，其中第二PMOS管、第四PMOS管、第六PMOS管、第七PMOS管和第九PMOS管的栅极相连，源极接电源V
DD
，第二PMOS管和第四PMOS管的漏极分别连接第三PMOS管和第五PMOS管的源极，第三PMOS管的栅极和第五PMOS管的栅极相连，第三PMOS管的漏极通过第一电阻与第四NMOS管的漏极相连，第四NMOS管的栅极与第六NMOS管的栅极相连并连接到第三PMOS管的漏极，第四NMOS管的源极接第五NMOS管的漏极，第五NMOS管的栅极与第七NMOS管的栅极相连并连接到第四NMOS管的漏极且与启动电路的输出端连接，第五NMOS管的源极通过第二电阻接第一晶体管的发射极，第一晶体管的基极和集电极接地，第五PMOS管的漏极接第二PMOS管的栅极，且通过第三电阻接第六NMOS管的漏极。第六NMOS管的漏极接第三PMOS管的栅极，第六NMOS管的源极接第七NMOS管的漏极，第七NMOS管的源极接第二晶体管的发射极，第二晶体管的基极和集电极接地，第六PMOS管的漏极与第八NMOS管的栅极和漏极相连，第八NMOS管的源极接地，第七PMOS管的漏极接第八PMOS管的源极，第八PMOS管的栅极接第三PMOS管的栅极，第八PMOS管的漏极通过第四电阻接地，第九PMOS管的漏极接第十PMOS管的源极，第十PMOS管的栅极连接第八PMOS管的漏极，第十PMOS管的漏极分别与第九NMOS管的漏极和第十NMOS管的栅极相连，第九NMOS管的栅极和第八NMOS管的栅极相连，第九NMOS管的源极接地，第十NMOS管的漏极接第
九PMOS管的漏极，第十NMOS管的源极接地，第一电容C
M
一端接第十NMOS管的漏极，另一端接第十NMOS管的栅极，第十NMOS管的漏极电压作为温度校准模块的输出电压V
CTRL
，为环形振荡器提供电源电压。
[0005]具体的，所述启动电路包括第一PMOS管PM1、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3，其中第一PMOS管的源极接电源V
DD
，第一PMOS管的栅极和漏极相连并连接到第三NMOS管的栅极和第一NMOS管的漏极，第一NMOS管的栅极和漏极相连，第一NMOS管的源极连接到第二NMOS管的栅极和漏极，第二NMOS管的源极接地，第三NMOS管的漏极接电源V
DD
，第三NMOS管的源极作为启动电路的输出端。
[0006]具体的，所述环形振荡器包括第一反相器U1、第二反相器U2、第三反相器U3、第四反相器U4、第五反相器U5，其中第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接第三反相器的输入端，第三反相器的输出端接第四反相器的输入端，第四反相器的输出端接第五反相器的输入端，第五反相器的输出端接第一反相器的输入端同时第五反相器的输出端也作为环形振荡器的输出f
CLK
。
[0007]本专利技术的有益效果为：无需繁琐的补偿单元，仅通过温度校准模块就能补偿环形振荡器因外部因素引起的不稳定，从而得到精度较高的振荡频率。
附图说明
[0008]图1为本专利技术中一种带温度补偿的高精度时钟产生电路的电路图。
具体实施方式
[0009]本专利技术提出的一种带温度补偿的高精度时钟产生电路，包括启动电路、温度校准模块、环形振荡器，其中启动电路用于启动温度校准模块，包括第一PMOS管PM1、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3，其中第一PMOS管的源极接电源V
DD
，第一PMOS管的栅极和漏极相连并连接到第三NMOS管的栅极和第一NMOS管的漏极，第一NMOS管的栅极和漏极相连，第一NMOS管的源极连接到第二NMOS管的栅极和漏极，第二NMOS管的源极接地，第三NMOS管的漏极接电源V
DD
，第三NMOS管的源极作为启动电路的输出端。
[0010]本专利技术通过温度校准模块，产生与温度正相关的输出电压，作为环形振荡器的电源电压，包括第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM
10
、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM
10
、第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，第一电容C
M
，其中第二PMOS管、第四PMOS管、第六PMOS管、第七PMOS管和第九PMOS管的栅极相连，源极接电源V
DD
，第二PMOS管和第四PMOS管的漏极分别连接第三PMOS管和第五PMOS管的源极，第三PMOS管的栅极和第五PMOS管的栅极相连，第三PMOS管的漏极通过第一电阻与第四NMOS管的漏极相连，第四NMOS管的栅极与第六NMOS管的栅极相连并连接到第三PMOS管的漏极，第四NMOS管的源极接第五NMOS管的漏极，第五NMOS管的栅极与第七NMOS管的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带温度补偿的高精度时钟产生电路，所述时钟产生电路包括温度校准模块，其特征在于，所述温度校准模块包括第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM
10
、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM
10
、第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，第一电容C
M
，其中第二PMOS管、第四PMOS管、第六PMOS管、第七PMOS管和第九PMOS管的栅极相连，源极接电源V
DD
，第二PMOS管和第四PMOS管的漏极分别连接第三PMOS管和第五PMOS管的源极，第三PMOS管的栅极和第五PMOS管的栅极相连，第三PMOS管的漏极通过第一电阻与第四NMOS管的漏极相连，第四NMOS管的栅极与第六NMOS管的栅极相连并连接到第三PMOS管的漏极，第四NMOS管的源极接第五NMOS管的漏极，第五NMOS管的栅极与第七NMOS管的栅极相连并连接到第四NMOS管的漏极且与启动电路的输出端连接，第五NMOS管的源极通过第二电阻接第一晶体管的发射极，第一晶体管的基极和集电极接地，第五PMOS管的漏极接第二PMOS管的栅极，且通过第三电阻接第六NMOS管的漏极，第六NMOS管的漏极接第三PMOS管的栅极，第六NMOS管的源极接第七NMOS管的漏极，第七NMOS管的源极接第二晶体管的发射极，第二晶体管的基极和集电极接地，第六PMOS管的漏极与第八NMOS管的栅极和漏极相连，第八NMOS管的源极接地，第七PMOS管的漏极接...

【专利技术属性】
技术研发人员：沈剑均，陈铭，
申请(专利权)人：宜矽源半导体南京有限公司，
类型：发明
国别省市：