存储器器件的制造方法、存储器器件及系统技术方案

本发明专利技术涉及一种存储器器件的制造方法、存储器器件及系统。该制造方法包括：提供半导体结构，所述半导体结构包括堆叠层，所述堆叠层包括堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括交替堆叠的牺牲层和电介质层，其中，所述第一堆栈的顶层与所述第二堆栈的底层相邻接；在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层；以及在所述多个接触孔中形成多个接触结构。该方法不需要采用原来的台阶成型方法，该制造方法工艺灵活度高，节省了工艺步骤，降低了成本，有利于三维存储器器件层数的进一步增多。多。多。

【技术实现步骤摘要】
存储器器件的制造方法、存储器器件及系统


[0001]本专利技术涉及集成电路的制造领域，尤其涉及一种存储器器件的制造方法、存储器器件及系统。

技术介绍

[0002]为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维 (3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3D NAND闪存的三维存储器中，包括核心(Core)区和台阶(StairStep,SS)区。其中，核心区用于形成多个存储串，每个存储串中包括多个存储单元，台阶区用于从各层字线中引出接触结构(Contact)。通过接触结构与控制器相连接，可以控制存储单元执行编程、读取和擦写等操作。

技术实现思路

[0003]本专利技术所要解决的技术问题是提供一种无需进行台阶成型而直接形成接触结构的存储器器件及其制造方法和包括该存储器器件的系统。
[0004]本专利技术为解决上述技术问题而采用的技术方案是一种存储器器件的制造方法，包括：提供半导体结构，所述半导体结构包括堆叠层，所述堆叠层包括堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括交替堆叠的牺牲层和电介质层，其中，所述第一堆栈的顶层与所述第二堆栈的底层相邻接；在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层；以及在所述多个接触孔中形成多个接触结构。
[0005]在本专利技术的一实施例中，在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层的步骤包括：在所述堆叠层上覆盖硬掩模层；在所述硬掩模层上覆盖第一光刻胶层；通过所述第一光刻胶层图案化所述硬掩模层，以形成贯穿所述硬掩模层而到达所述堆叠层顶部的牺牲层的多个第一开口；通过循环执行修整
‑
刻蚀工艺，利用所述多个第一开口形成所述多个接触孔，使每个所述接触孔在所述堆叠层中分别到达各自预定深度的牺牲层；以及去除所述硬掩模层。
[0006]在本专利技术的一实施例中，所述多个第一开口沿第一方向等间距分布。
[0007]在本专利技术的一实施例中，所述多个接触孔的预定深度沿所述第一方向依次等间距地减小或增大。
[0008]在本专利技术的一实施例中，所述间距为一层所述牺牲层的厚度和一层所述电介质层的厚度之和。
[0009]在本专利技术的一实施例中，在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层的步骤之后，还包括：在所述多个接触孔的侧壁和底部形成绝缘层；在所述多个接触孔中的绝缘层内侧填充牺牲材料形成牺牲结构；将所述堆叠层中的所述牺牲层置换为栅极层；去除所述多个接触孔中的牺牲结构及所述接触孔底部的绝缘层，以露出所述栅极层；以及在所述多个接触孔中形成多个接触结构的步骤包括：在所述多
个接触孔中填充导电材料以形成多个所述接触结构。
[0010]在本专利技术的一实施例中，在所述多个接触孔中的绝缘层内侧填充牺牲材料形成牺牲结构的步骤之后，还包括：在所述堆叠层上形成第一帽盖层；去除所述多个接触孔中的牺牲结构及所述接触孔底部的绝缘层，以露出所述栅极层的步骤包括：在所述第一帽盖层上覆盖第二光刻胶层，图案化所述第二光刻胶层以形成多个第二开口，所述多个第二开口与所述多个第一开口一一对应；刻蚀所述第一帽盖层，使所述多个第二开口到达所述多个牺牲结构的顶部；去除所述多个接触孔中的所述牺牲结构；以及去除所述多个接触孔的底部的绝缘层。
[0011]在本专利技术的一实施例中，所述第二开口的关键尺寸大于所述第一开口的关键尺寸。
[0012]在本专利技术的一实施例中，在所述多个接触孔中形成多个接触结构的步骤还包括：在所述多个第二开口中形成与所述多个接触结构相接触的多个接触结构插塞。
[0013]在本专利技术的一实施例中，在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层的步骤之前，还包括：在所述第一堆栈中形成多个第一伪沟道结构，在所述第二堆栈中形成多个第二伪沟道结构，所述第一伪沟道结构与所述第二伪沟道结构一一对应，并且，所述第一伪沟道结构的顶部与所述第二伪沟道结构的底部相接触。
[0014]本专利技术为解决上述技术问题还提出一种存储器器件的制造方法，包括：提供半导体结构，所述半导体结构包括第一堆栈，所述第一堆栈包括交替堆叠的牺牲层和电介质层，所述第一堆栈包括沿第一方向相邻分布的第一区域和第二区域；在所述第一堆栈的第一区域中形成多个第一接触孔，每个所述第一接触孔分别到达各自第一预定深度的牺牲层；在所述第一堆栈的上方形成第二堆栈，所述第二堆栈包括交替堆叠的所述牺牲层和所述电介质层，所述第一堆栈的顶层与所述第二堆栈的底层相邻接，所述第二堆栈包括沿所述第一方向相邻分布的所述第一区域和所述第二区域；在所述第二堆栈的第二区域中形成多个第二接触孔，并且在所述第二堆栈的第一区域中形成多个第三接触孔，其中，所述多个第三接触孔分别与所述多个第一接触孔连通形成多个总接触孔，所述多个第二接触孔分别到达各自在所述第二堆栈中的第二预定深度的牺牲层；以及在所述多个总接触孔中形成多个第一接触结构，在所述多个第二接触孔中形成多个第二接触结构。
[0015]在本专利技术的一实施例中，在所述第一堆栈的第一区域中形成多个第一接触孔，每个所述第一接触孔分别到达各自第一预定深度的牺牲层的步骤包括：在所述第一堆栈上覆盖第一硬掩模层；在所述第一硬掩模层上覆盖第三光刻胶层；通过所述第三光刻胶层图案化所述第一硬掩模层，以在所述第一区域中形成贯穿所述第一硬掩模层而到达所述第一堆栈顶部的牺牲层的多个第三开口；通过循环执行修整
‑
刻蚀工艺，利用所述多个第三开口形成所述多个第一接触孔，使每个所述第一接触孔分别到达各自第一预定深度的牺牲层；以及去除所述硬掩模层。
[0016]在本专利技术的一实施例中，所述多个第三开口沿第一方向等间距分布。
[0017]在本专利技术的一实施例中，所述多个第一接触孔的第一预定深度沿所述第一方向依次等间距地减小或增大。
[0018]在本专利技术的一实施例中，所述间距为一层所述牺牲层的厚度和一层所述电介质层的厚度之和。
[0019]在本专利技术的一实施例中，在所述第一堆栈的第一区域中形成多个第一接触孔，每个所述第一接触孔分别到达各自第一预定深度的牺牲层的步骤之后，还包括：在所述多个第一接触孔的侧壁和底部形成第一绝缘层；在所述多个第一接触孔中的第一绝缘层内侧填充牺牲材料形成第一牺牲结构。
[0020]在本专利技术的一实施例中，在所述第二堆栈的第二区域中形成多个第二接触孔，并且在所述第二堆栈的第一区域中形成多个第三接触孔的步骤包括：在所述第二堆栈上覆盖第二硬掩模层；在所述第二硬掩模层上覆盖第四光刻胶层；通过所述第四光刻胶层图案化所述第二硬掩模层，以在所述第一区域和所述第二区域中形成贯穿所述第二硬掩模层而到达所述第二堆栈顶部的牺牲层的多个第四开口；通过循环执行修整
‑
刻蚀工艺，利用所述多个第四开口在所述第二区域形成所述多个第二接触孔，使每个所述第二接触孔分别到达各自在所述第二堆栈中的第二预定深度的牺牲层，同时利用所述多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件的制造方法，包括：提供半导体结构，所述半导体结构包括堆叠层，所述堆叠层包括堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括交替堆叠的牺牲层和电介质层，其中，所述第一堆栈的顶层与所述第二堆栈的底层相邻接；在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层；以及在所述多个接触孔中形成多个接触结构。2.如权利要求1所述的制造方法，其特征在于，在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层的步骤包括：在所述堆叠层上覆盖硬掩模层；在所述硬掩模层上覆盖第一光刻胶层；通过所述第一光刻胶层图案化所述硬掩模层，以形成贯穿所述硬掩模层而到达所述堆叠层顶部的牺牲层的多个第一开口；通过循环执行修整
‑
刻蚀工艺，利用所述多个第一开口形成所述多个接触孔，使每个所述接触孔在所述堆叠层中分别到达各自预定深度的牺牲层；以及去除所述硬掩模层。3.如权利要求2所述的制造方法，其特征在于，所述多个第一开口沿第一方向等间距分布。4.如权利要求3所述的制造方法，其特征在于，所述多个接触孔的预定深度沿所述第一方向依次等间距地减小或增大。5.如权利要求4所述的制造方法，其特征在于，所述间距为一层所述牺牲层的厚度和一层所述电介质层的厚度之和。6.如权利要求1所述的制造方法，其特征在于，在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层的步骤之后，还包括：在所述多个接触孔的侧壁和底部形成绝缘层；在所述多个接触孔中的绝缘层内侧填充牺牲材料形成牺牲结构；将所述堆叠层中的所述牺牲层置换为栅极层；去除所述多个接触孔中的牺牲结构及所述接触孔底部的绝缘层，以露出所述栅极层；以及在所述多个接触孔中形成多个接触结构的步骤包括：在所述多个接触孔中填充导电材料以形成多个所述接触结构。7.如权利要求6所述的制造方法，其特征在于，在所述多个接触孔中的绝缘层内侧填充牺牲材料形成牺牲结构的步骤之后，还包括：在所述堆叠层上形成第一帽盖层；去除所述多个接触孔中的牺牲结构及所述接触孔底部的绝缘层，以露出所述栅极层的步骤包括：在所述第一帽盖层上覆盖第二光刻胶层，图案化所述第二光刻胶层以形成多个第二开口，所述多个第二开口与所述多个第一开口一一对应；刻蚀所述第一帽盖层，使所述多个第二开口到达所述多个牺牲结构的顶部；去除所述多个接触孔中的所述牺牲结构；以及
去除所述多个接触孔的底部的绝缘层。8.如权利要求7所述的制造方法，其特征在于，所述第二开口的关键尺寸大于所述第一开口的关键尺寸。9.如权利要求8所述的制造方法，其特征在于，在所述多个接触孔中形成多个接触结构的步骤还包括：在所述多个第二开口中形成与所述多个接触结构相接触的多个接触结构插塞。10.如权利要求1所述的制造方法，其特征在于，在所述堆叠层中形成多个接触孔，每个所述接触孔分别到达各自预定深度的牺牲层的步骤之前，还包括：在所述第一堆栈中形成多个第一伪沟道结构，在所述第二堆栈中形成多个第二伪沟道结构，所述第一伪沟道结构与所述第二伪沟道结构一一对应，并且，所述第一伪沟道结构的顶部与所述第二伪沟道结构的底部相接触。11.一种存储器器件的制造方法，包括：提供半导体结构，所述半导体结构包括第一堆栈，所述第一堆栈包括交替堆叠的牺牲层和电介质层，所述第一堆栈包括沿第一方向相邻分布的第一区域和第二区域；在所述第一堆栈的第一区域中形成多个第一接触孔，每个所述第一接触孔分别到达各自第一预定深度的牺牲层；在所述第一堆栈的上方形成第二堆栈，所述第二堆栈包括交替堆叠的所述牺牲层和所述电介质层，所述第一堆栈的顶层与所述第二堆栈的底层相邻接，所述第二堆栈包括沿所述第一方向相邻分布的所述第一区域和所述第二区域；在所述第二堆栈的第二区域中形成多个第二接触孔，并且在所述第二堆栈的第一区域中形成多个第三接触孔，其中，所述多个第三接触孔分别与所述多个第一接触孔连通形成多个总接触孔，所述多个第二接触孔分别到达各自在所述第二堆栈中的第二预定深度的牺牲层；以及在所述多个总接触孔中形成多个第一接触结构，在所述多个第二接触孔中形成多个第二接触结构。12.如权利要求11所述的制造方法，其特征在于，在所述第一堆栈的第一区域中形成多个第一接触孔，每个所述第一接触孔分别到达各自第一预定深度的牺牲层的步骤包括：在所述第一堆栈上覆盖第一硬掩模层；在所述第一硬掩模层上覆盖第三光刻胶层；通过所述第三光刻胶层图案化所述第一硬掩模层，以在所述第一区域中形成贯穿所述第一硬掩模层而到达所述第一堆栈顶部的牺牲层的多个第三开口；通过循环执行修整
‑
刻蚀工艺，利用所述多个第三开口形成所述多个第一接触孔，使每个所述第一接触孔分别到达各自第一预定深度的牺牲层；以及去除所述硬掩模层。13.如权利要求12所述的制造方法，其特征在于，所述多个第三开口沿第一方向等间距分布。14.如权利要求13所述的制造方法，其特征在于，所述多个第一接触孔的第一预定深度沿所述第一方向依次等间距地减小或增大。15.如权利要求14所述的制造方法，其特征在于，所述间距为一层所述牺牲层的厚度和
一层所述电介质层的厚度之和。16.如权利要求12所述的制造方法，其特征在于，在所述第一堆栈的第一区域中形成多个第一接触孔，每个所述第一接触孔分别到达各自第一预定深度的牺牲层的步骤之后，还包括：在所述多个第一接触孔的侧壁和底部形成第一绝缘层；在所述多个第一接触孔中的第一绝缘层内侧填充牺牲材料形成第一牺牲结构。17.如权利要求16所述的制造方法，其特征在于，在所述第二堆栈的第二区域中形成多个第二接触孔，并且在所述第二堆栈的第一区域中形成多个第三接触孔的步骤包括：在所述第二堆栈上覆盖第二硬掩模层；在所述第二硬掩模...

【专利技术属性】
技术研发人员：霍宗亮，周文斌，张磊，阳涵，黄攀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：