半导体结构的形成方法技术

本发明专利技术提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底上形成有多晶硅层；对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度；在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接。所述多晶硅层的表面粗糙度的降低，增大所述金属插塞与所述多晶硅层之间的接触面积，降低了所述金属插塞与所述多晶硅层之间接触电阻。并且，在进行所述多晶硅层的整个表面离子注入时，无需使用光罩和光刻胶作为掩模。进一步的，离子注入中的离子源可以为掺杂离子，也可以为非掺杂离子，非掺杂离子不会影响所述多晶硅层的电导率。响所述多晶硅层的电导率。响所述多晶硅层的电导率。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及集成电路制造工艺
，特别涉及一种半导体结构的形成方法。

技术介绍

[0002]在集成电路制造领域，互补型金属氧化物半导体晶体管(CMOS)普遍使用在超大规模集成电路的制造过程中。传统的互补型金属氧化物半导体晶体管的结构主要包括：衬底，形成在衬底上的栅极结构、形成在栅极结构上方的钨插塞以及形成在钨插塞上方的金属互连层等。其中，栅极结构主要包括位于衬底中的源漏极、位于衬底上方的栅极及位于栅极和衬底之间的栅极介质层等。
[0003]在CMOS 制造工艺中，会淀积多晶硅（poly）作为栅极。当淀积的多晶硅层表面粗糙度不佳时，有可能造成后续金属插塞和栅极无法正常连接，金属插塞与栅极之间的接触电阻大。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体结构的形成方法，以解决多晶硅层表面粗糙度不佳时，造成后续金属插塞和栅极无法正常连接，金属插塞与栅极之间的接触电阻大的问题。
[0005]为解决上述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供一衬底，所述衬底上形成有多晶硅层；对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度；在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接。
[0006]可选的，所述离子注入工艺的离子源为掺杂离子。
[0007]可选的，所述掺杂离子包括As、P或者In。
[0008]可选的，所述离子注入工艺的离子源为非掺杂离子。
[0009]可选的，所述非掺杂离子为Si或者Ge。
[0010]可选的，所述离子注入工艺的能量为20KeV~80KeV。
[0011]可选的，所述离子注入工艺的剂量为1E15 ions/cm2~1E16 ions/cm2。
[0012]可选的，对所述多晶硅层的整个表面进行离子注入工艺的步骤之后，对所述多晶硅层进行退火工艺以恢复所述多晶硅层的晶格。
[0013]可选的，在所述多晶硅层的上方形成金属插塞的步骤中包括：对所述多晶硅层进行刻蚀，以形成栅极；在所述栅极的侧壁和顶部形成侧墙；形成介质层，所述介质层覆盖相邻所述栅极之间的衬底和所述侧墙；在所述栅极上方的介质层内形成接触孔，所述接触孔暴露出所述栅极的顶面；在所述接触孔内形成金属插塞，所述金属插塞与所述栅极接触。
[0014]可选的，所述半导体结构为互补金属氧化物半导体。
[0015]在本专利技术提供的半导体结构的形成方法中，通过对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度，在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接，所述多晶硅层的表面粗糙度的降低，增大所述金属插塞与所述多晶硅层之间的接触面积，降低了所述金属插塞与所述多晶硅层之间接触电阻，从而能够解决多晶硅层表面粗糙度不佳时，造成后续金属插塞和栅极无法正常连接，金属插塞与栅极之间的接触电阻大的问题。并且，在进行所述多晶硅层的整个表面离子注入时，无需使用光罩和光刻胶作为掩模。进一步的，离子注入中的离子源可以为掺杂离子，也可以为非掺杂离子，非掺杂离子不会影响所述多晶硅层的电导率。
附图说明
[0016]图1是一种半导体结构的形成多晶硅层后的扫描电子显微镜图；图2是一种半导体结构的金属插塞与栅极接触不好的结构示意图；图3是本专利技术实施例中的一种半导体结构形成方法的流程图；图4是本专利技术实施例中的一种半导体结构的离子注入后的结构示意图；图5是本专利技术实施例中的一种半导体结构的介质层形成后的结构示意图；图6是本专利技术实施例中的一种半导体结构的接触孔形成后的结构示意图；图7是本专利技术实施例中的一种半导体结构的金属插塞形成后的结构示意图；图8是本专利技术实施例中的一种半导体结构的金属插塞形成离子注入后的扫描电子显微镜图。
具体实施方式
[0017]以下结合附图和具体实施例对本专利技术提出的半导体结构的形成方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0018]图1是一种半导体结构的形成多晶硅层后的扫描电子显微镜图；图2是一种半导体结构的金属插塞与栅极接触不好的结构示意图；如图1和图2所示，专利技术人研究发现，在互补金属氧化物半导体（CMOS）制造工艺中，会沉积多晶硅作为栅极。当沉积的多晶硅层的表面粗糙度不佳时，会造成后续金属插塞和栅极无法正常连接，出现金属插塞与栅极之间的接触电阻大的问题。如图1所示，在一个半导体结构中，包括衬底10、依次形成于衬底10上的栅氧化层11和多晶硅层12，多晶硅层12具有粗糙表面12b，表面凹凸不平，粗糙度大，导致栅极12a 和金属插塞13之间不能完全接触，因此，栅极12a 和金属插塞13的接触电阻较大。
[0019]基此，在本专利技术实的核心思想在于，通过对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度，在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接，所述多晶硅层的表面粗糙度的降低，增大所述金属插塞与所述多晶硅层之间的接触面积，降低了所述金属插塞与所述多晶硅层之间接触电阻，从而能够解决多晶硅层表面粗糙度不佳时，造成后续金属插塞和栅极无法正常连接，金属插塞与栅极之间的接触电阻大的问题。并且，在进行所
述多晶硅层的整个表面离子注入时，无需使用光罩和光刻胶作为掩模。进一步的，离子注入中的离子源可以为掺杂离子，也可以为非掺杂离子，非掺杂离子不会影响所述多晶硅层的电导率。
[0020]具体的，请参考图3，其为本实施例中的一种半导体结构形成方法的流程图。如图1所示，本实施例提供一种半导体结构的形成方法，包括：步骤S10，提供一衬底，所述衬底上形成有多晶硅层；步骤S20，对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度；步骤S30，在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接。
[0021]图4至图7是本专利技术实施例的一种半导体结构形成方法步骤对应结构示意图；为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合说明书附图4至图7对本专利技术的具体实施例做详细的说明。
[0022]请参考图4，在步骤S10中，提供一衬底20，所述衬底20的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底20还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底20为硅衬底。在本实施例中，所述半导体结构为互补金属氧化物半导体（CMOS）。
[0023]所述衬底20上形成有多晶硅层22；所述多晶硅层22可以是通过化学气相沉积工艺形成，形成的所述多晶硅层22的表面粗糙度很大，凹凸不平。
[0024]在所述衬底20和所述多晶硅层22之间还形成有栅氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供一衬底，所述衬底上形成有多晶硅层；对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度；在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的离子源为掺杂离子。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述掺杂离子包括As、P或者In。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的离子源为非掺杂离子。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述非掺杂离子为Si或者Ge。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的能量为20KeV~80KeV。7.如权利要求1...

【专利技术属性】
技术研发人员：龙思阳，朱红波，胡良斌，唐斌，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：