半导体装置以及制造半导体装置的方法制造方法及图纸

半导体装置包含：导体，其安置于衬底上；第一触点，其安置于导体上；第二触点，其具有安置于第一触点上的第一部分以及在平行于衬底的方向上远离第一部分伸出的第二部分，其中第一和第二触点安置于绝缘层中；通孔，其安置于绝缘层和第二触点的第二部分上；以及金属线，其安置于通孔上。安置于通孔上。安置于通孔上。

【技术实现步骤摘要】
半导体装置以及制造半导体装置的方法
[0001]本专利技术是2016年11月21日所提出的申请号为201611023256.X、专利技术名称为《半导体装置以及制造半导体装置的方法》的专利技术专利申请的分案申请。
[0002]相关申请案的交叉参考
[0003]本专利申请案主张在韩国知识产权局中分别在2015年11月19日、2015年11月19日、2016年4月20日以及2016年7月8日提交的第10
‑
2015
‑
0162668号、第10
‑
2015
‑
0162675号、第10
‑
2016
‑
0048379、第10
‑
2016
‑
0086996号韩国专利申请案和在2016年11月18日提交的第15/355,159号美国专利申请案的优先权，这些专利申请案的揭示内容以引用的方式将全文并入本文中参考。


[0004]本专利技术概念涉及半导体装置以及制造半导体装置的方法，且更确切地说，涉及包含场效应晶体管的半导体装置以及制造半导体装置的方法。

技术介绍

[0005]归因于其小型、多功能及/或低成本特征，半导体装置广泛用于电子工业中。半导体装置可以是用于储存数据的存储器装置、用于处理数据的逻辑装置，或包含存储器和逻辑元件两者的混合装置。为了满足对具有快速和/或低功耗的电子装置的增加的需求，需要具有高可靠性、高性能和/或多功能的半导体装置。为了满足这些技术需求，半导体装置的复杂性和/或集成密度增加。

技术实现思路

[0006]根据本专利技术概念的示例性实施例，提供一种半导体装置，所述半导体装置包含：导体，其安置于衬底上；第一触点，其安置于所述导体上；第二触点，其具有安置于所述第一触点上的第一部分以及在平行于所述衬底的方向上远离所述第一部分伸出的第二部分，其中所述第一和第二触点安置于绝缘层中；通孔，其安置于所述绝缘层和所述第二触点的所述第二部分上；以及金属线，其安置于所述通孔上。
[0007]根据本专利技术概念的示例性实施例，提供一种半导体装置，所述半导体装置包含：虚拟导体，其安置于衬底上；第一触点，其安置于所述虚拟导体上；沟槽硅化物，其安置于所述衬底上并且与所述虚拟导体间隔开；第二触点，其安置于所述沟槽硅化物上；以及第三触点，其直接安置于所述第一和第二触点上并且将所述第一和第二触点连接到彼此。
[0008]根据本专利技术概念的示例性实施例，提供一种半导体装置，所述半导体装置包含：第一导体，其安置于衬底上；第一触点，其安置于所述第一导体上；第二触点，其安置于所述衬底上并且与所述第一导体和所述第一触点间隔开；以及第三触点，其直接安置于所述第一和第二触点上并且将所述第一和第二触点连接到彼此。
[0009]根据本专利技术概念的示例性实施例，提供一种半导体装置，所述半导体装置包含：第一沟槽硅化物，其安置于衬底上；第一触点，其安置于所述第一沟槽硅化物的上表面上，其
中所述第一沟槽硅化物夫人所述上表面比所述第一触点的下表面宽；第二沟槽硅化物，其安置于衬底上；第二触点，其安置于所述第二沟槽硅化物上；以及第三触点，其直接安置于所述第一和第二触点上并且将所述第一和第二触点连接到彼此。
[0010]根据本专利技术概念的示例性实施例，提供一种半导体装置，所述半导体装置包含：第一触点，其安置于衬底上并且在第一方向上纵向延伸；第二触点，其安置于所述衬底上并且在所述第一方向上纵向延伸；导体，其安置于所述第一和第二触点之间并且在所述第一方向上纵向延伸；以及第三触点，其安置于所述第一和第二触点上并且在与所述第一方向交叉的第二方向上纵向延伸，其中所述第三触点的第一部分伸出所述第一触点的边缘，使得所述第一触点在所述第二方向上安置于所述第一部分与所述导体之间。
[0011]根据本专利技术概念的示例性实施例，提供一种半导体装置，所述半导体装置包含：第一导体，其安置于衬底上；第一触点，其安置于所述第一导体上；第二导体，其安置于所述衬底上并且与所述第一导体间隔开；第二触点，其安置于所述第二导体上；以及第三触点，其直接安置于所述第一和第二触点上并且将所述第一和第二触点连接到彼此。
附图说明
[0012]图1是说明根据本专利技术概念的示例性实施例的用于执行半导体设计过程的计算机系统的框图。
[0013]图2是说明根据本专利技术概念的示例性实施例的设计和制造半导体装置的方法的流程图。
[0014]图3是说明根据本专利技术概念的示例性实施例的标准单元布局的一部分的布局图。
[0015]图4是说明根据本专利技术概念的基于图3的布局形成的半导体装置的透视图。
[0016]图5是说明根据本专利技术概念的示例性实施例的标准单元布局的一部分的布局图。
[0017]图6是说明根据本专利技术概念的示例性实施例的基于图5的布局形成的半导体装置的透视图。
[0018]图7是说明根据本专利技术概念的示例性实施例的标准单元布局的一部分的布局图。
[0019]图8是说明根据本专利技术概念的基于图7的布局形成的半导体装置的透视图。
[0020]图9是说明根据本专利技术概念的示例性实施例的标准单元布局的一部分的布局图。
[0021]图10是说明根据本专利技术概念的示例性实施例的基于图9的布局形成的半导体装置的透视图。
[0022]图11是说明根据本专利技术概念的示例性实施例的标准单元布局的一部分的布局图。
[0023]图12是说明根据本专利技术概念的示例性实施例的半导体装置的透视图。
[0024]图13是根据本专利技术概念的示例性实施例的包含标准单元布局的布局图。
[0025]图14A是说明根据本专利技术概念的示例性实施例的图13的区域“M”的布局图。
[0026]图14B是说明根据比较实例的图13的区域“M”的布局图。
[0027]图15A是说明根据专利技术概念的示例性实施例的图13的区域“N”的布局图。
[0028]图15B是说明根据比较实例的图13的区域“N”的布局图。
[0029]图16是说明根据专利技术概念的示例性实施例的半导体装置的平面图。
[0030]图17A、17B、17C、17D、17E、17F、17G、17H、17I、17J、17K、17L、17M、17N、17O、17P、17Q和17R分别是根据本专利技术概念的示例性实施例的沿着图16的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'、E
‑
E'、F
‑
F'、G
‑
G'、H
‑
H'、I
‑
I'、J
‑
J'、K
‑
K'、L
‑
L'、M
‑
M'、N
‑
N'、O
‑
O'、P
‑
P'、Q
‑
Q'和R...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：第一有源图案，突出于衬底上方，所述第一有源图案的上部包括第一沟道区和连接到所述第一沟道区的第一源极/漏极区；装置隔离图案，在所述第一有源图案的下部的侧壁上；第一栅极电极，在所述第一有源图案的所述第一沟道区上；第一下部导电结构，电连接到所述第一源极/漏极区；第一导电结构，在所述第一下部导电结构上，所述第一导电结构包括彼此连接以构成单一主体的第一部分和第二部分，所述第二部分从所述第一部分向所述第一下部导电结构延伸并且连接到所述第一下部导电结构，互连线，在所述第一导电结构上；以及通孔，在所述互连线与所述第一部分之间，且连接所述互连线和所述第一导电结构。2.根据权利要求1所述的半导体装置，其特征在于，所述第一导电结构进一步包括从所述第一部分向所述第一栅极电极延伸并连接到所述第一栅极电极的第三部分，并且其中所述第三部分设置在所述第一有源图案上。3.根据权利要求1所述的半导体装置，其特征在于，进一步包括：一对栅极隔片，在所述第一栅极电极的相对侧壁上；和栅极绝缘图案，在所述第一栅极电极与所述第一沟道区之间，其中所述栅极绝缘图案包括：水平部分，在所述第一栅极电极的底部表面与所述第一沟道区的顶部表面之间；以及一对垂直部分，分别在所述第一栅极电极的所述相对侧壁与所述一对栅极隔片之间。4.根据权利要求3所述的半导体装置，其特征在于，进一步包括在所述第一栅极电极的顶部表面上的栅极顶盖图案。5.根据权利要求1所述的半导体装置，其特征在于，所述第一导电结构含有铝或钨。6.根据权利要求1所述的半导体装置，其特征在于，所述第一有源图案的所述上部进一步包括第二沟道区和连接到所述第二沟道区的第二源极/漏极区，其中所述半导体装置进一步包括：第二栅极电极，在所述第一有源图案的所述第二沟道区上；以及第二下部导电结构，电连接到所述第二源极/漏极区，其中所述第一导电结构进一步包括从所述第一部分向所述第二下部导电结构延伸并连接到所述第二下部导电结构的第三部分，并且其中所述第一部分从所述第二部分在所述第一栅极电极和所述第二栅极电极中的至少一个的上方延伸到所述第三部分。7.根据权利要求6所述的半导体装置，其特征在于，所述第一部分在所述第一栅极电极和所述第二栅极电极上方延伸并跨越所述第一栅极电极和所述第二栅极电极。8.根据权利要求1所述的半导体装置，其特征在于，
所述第一导电结构进一步包括覆盖所述第一下部导电结构的上侧壁的垂直延伸部分。9.根据权利要求8所述的半导体装置，其特征在于，所述垂直延伸部分的底部表面低于所述第一下部导电结构的顶部表面。10.根据权利要求1所述的半导体装置，其特征在于，所述第一有源图案的所述上部进一步包括第二沟道区，其中所述半导体装置进一步包括：第二栅极电极，在所述第一有源图案的所述第二沟道区上；以及第二导电结构，在所述第一栅极电极和所述第二栅极电极上，其中所述第二导电结构包括彼此连接以构成单一主体的第一部分、第二部分和第三部分，其中所述第二部分从所述第一部分向所述第一栅极电极延伸并连接到所述第一栅极电极，并且其中所述第三部分从所述第一部分向所述第二栅极电极延伸并连接到所述第二栅极电极。11.根据权利要求1所述的半导体装置，其特征在于，进一步包括：第二有源图案，突出于所述衬底上方，所述第二有源图案与所述第一有源图案间隔开，所述第二有源图案的上部包括第二源极/漏极区；以及第二下部导电结构，电连接到所述第二源极/漏极区，其中所述第一导电结构进一步包括从所述第一部分向所述第二下部导电结构延伸并连接到所述第二下部导电结构的第三部分，其中所述第一部分在所述第一有源图案和所述第二有源图案上方延伸并跨越所述第一有源图案和所述第二有源图案。12.根据权利要求1所述的半导体装置，其特征在于，所述第一下部导电结构的顶部表面高于所述第一栅极电极的顶部表面。13.根据权利要求1所述的半导体装置，其特征在于，所述第二部分的底部表面高于所述第一栅极电极的顶部表面。14.根据权利要求1所述的半导体装置，其特征在于，所述第二部分的宽度大于所述第一下部导电结构的宽度。15.根...

【专利技术属性】
技术研发人员：都桢湖，李昇映，郑钟勋，林辰永，梁箕容，白尚训，宋泰中，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：