金属零层的制造方法技术

本发明专利技术公开了一种金属零层的制造方法，金属零层和底部掺杂区的金属硅化物层的形成步骤包括：步骤一、形成金属零层的沟槽；步骤二、形成非晶硅牺牲层，非晶硅牺牲层形成在沟槽的底部表面并由延伸到两侧的沟槽的侧面的底部部分并从而呈袋型形状；步骤三、形成第一金属层；步骤四、进行退火使第一金属层和非晶硅牺牲层或者非晶硅牺牲层底部的掺杂区域的硅发生硅化反应形成金属硅化物层，非晶硅牺牲层被全部消耗掉，金属硅化物层呈袋型形状且金属硅化物层的形状由非晶硅牺牲层的形状确定。本发明专利技术能很好的控制金属零层和底部掺杂区之间的金属硅化物层的大小和形状并从而控制金属硅化物层的体积和接触面积，从而降低接触电阻。从而降低接触电阻。从而降低接触电阻。

【技术实现步骤摘要】
金属零层的制造方法


[0001]本专利技术涉及一种半导体集成电路的制造方法，特别涉及一种金属零层(M0)的制造方法。

技术介绍

[0002]随着半导体器件关键尺寸不断缩小，如缩小到7nm和5nm以下时，中段(MOL)金属互连电阻变得尤为重要。半导体器件设计要求点(device
‑
design
‑
point，DDP)要求：RON≈200～400Ω
·
μm以及RC≤RON/10；RON表示器件的源漏导通电阻；RC表示接触电阻，主要是金属零层和底部掺杂区形成的接触电阻。
[0003]7nm工艺节点时CPP＝48nm，CPP表示沿栅极排列方向上的步进，即栅极宽度和栅极间距和，现有材料形成的ρC为2
×
10
‑9Ω
·
cm2，在7nm工艺节点中已经不能满足设计需求，ρC接触的电阻率。当CPP微缩到40nm时则要求更高：ρC需要达8
×
10
‑
10
Ω
·
cm2。所以，在7nm和5nm以下的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种金属零层的制造方法，其特征在于，金属零层和底部掺杂区的金属硅化物层的形成步骤包括：步骤一、形成金属零层的沟槽，所述沟槽穿过层间膜并将底部的掺杂区域露出；步骤二、形成非晶硅牺牲层，所述非晶硅牺牲层形成在所述沟槽的底部表面并由延伸到所述沟槽的底部表面两侧的所述沟槽的侧面的底部部分使所述非晶硅牺牲层呈袋型形状；步骤三、形成第一金属层，所述第一金属层覆盖在所述非晶硅牺牲层表面以及所述非晶硅牺牲层顶部的所述沟槽的侧面以及所述沟槽的外侧表面；步骤四、进行退火使所述第一金属层和所述非晶硅牺牲层或者所述非晶硅牺牲层底部的所述掺杂区域的硅发生硅化反应形成金属硅化物层，所述非晶硅牺牲层被全部消耗掉，所述金属硅化物层呈袋型形状且所述金属硅化物层的形状由所述非晶硅牺牲层的形状确定。2.如权利要求1所述的金属零层的制造方法，其特征在于：步骤一中，所述沟槽底部的所述掺杂区域为MOS晶体管的源漏区。3.如权利要求2所述的金属零层的制造方法，其特征在于：所述MOS晶体管包括PMOS，所述PMOS的源漏区为P+掺杂且形成于嵌入式SiGe外延层中。4.如权利要求2所述的金属零层的制造方法，其特征在于：所述MOS晶体管包括NMOS，所述NMOS的源漏区为N+掺杂且形成于嵌入式SiP外延层中。5.如权利要求2所述的金属零层的制造方法，其特征在于：步骤二包括如下分步骤：步骤21、沉积第一非晶硅层，所述第一非晶硅层形成在所述沟槽的内侧表面和所述沟槽外的所述层间膜表面；步骤22、形成填充层将所述沟槽完全填充并将所述沟槽外的所述层间膜表面覆盖；步骤23、对所述填充层进行刻蚀...

【专利技术属性】
技术研发人员：雷海波，伏广才，朱瑜杰，叶炅翰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：